用256*4位的ROM扩展成2048*12位ROM,每一条I/O总线上并联了几条数据线

来源：蜘蛛抓取(WebSpider) 时间：2020-05-21 04:04 标签：

《数字电子技术基础》考试卷 学號 姓名 成绩 选择题：（20%） 1．将二进制数1）转换为十进制数是（ ） A) 221.5 B) 222.5 C) 223.5 D) 257.5 2．按以下方法处理CMOS或非门多余输入端正确的是（ ） A）接电源正极 B）悬空 C）通过10KΩ电阻接地 D) 以上三种方法都不对 3．电路输入为某种BCD码，要用七段数码显示器显示为此需用到（ ） A）4-7线译码器 B）4-5线译码器 C）4-2线译码器 D）4-1线译码器 4．下列各门电路中，输出端可直接直连实现线与的是（ ） A）一般TTL与非门 B）集电极开路TTL与非门 C）一般CMOS与非门 D）一般TTL或非门 5．將一个右移4位移位寄存器的末级触发器端接至前级触发器输入端。设初态为=1101以过5个CP作用后的状态为（ ） A）1101 B）1110 C）1011 D）0111 6．用256×4位的RAM扩展成2048×12位RAM，每一条I/O总线上并联了几条数据线（ ） A）24 B）12 C）8 D）4 7．如下图中电路的名称是（ ） A）单稳态电路 B）JK触发器 C）施密特电路 D）多谐振荡器 8．已知函数，则其反函数为（ ） A） B） C） D） 9．可实现逻辑函数的是（ ） A） B） C） D） 10．在倒T形电阻网络D/A转换器中，设=10V D=时，则为（ ）伏 A） B） C） D） 填涳题：（24%） 1．与十六进制（2D）16对应的二进制数是 。 2．如图（1）所示则Y= 。 图（1） 3．如图（2）示电路为 电路当三极管处于 状态时，输出为高电平假设二极管的正向导通压降为0.7V，输出的高电平为 伏 A1 A0 Y0 Y1 Y2 Y3 0 0 0 1 1 0 1 1 图（2） 图（3） 4．如图（3）将二进制译码器的真值表补充完整，已知输出为低電平有效A1A0=00时，Y0有效A1A0=01时，Y1 有效 A1A0=10时，Y2 有效 A1A0 =11时，Y3有效 5．由D触发器转换为T触发器时，则转换电路D= 6．在JK触发器中，当J=K=1时可实现 功能。 7．将3个三态门的输出接到同一条数据线上去则在任何时刻应至少 个三态门输出处于高阻态。 8．n个触发器构成的二进制计数器其计数的朂大容量是________。 三、化简下列逻辑函数：（8%） （1）（用公式法化简） （2）（用卡诺图化简） 四、分析题：（34%） 由D触发器和T触发器组成的时序電路如图（4）所示试画出在CP脉冲作用下，Q 1和Q 2的输出波形（设Q 1Q 2的初始状态均为“0”）。（8%） 图（4） 2．分析如图（5）所示电路的功能（要求画出状态转换图）（6%） 图（5） 3．如图（6）（a）是一个反相输出的施密特触发器，已知Vi波形画出图(b)中Vo波形。（5%） （a） (b) 图（6） 4．逻 辑 电 蕗 如 图（7） 所 示试 写 出 逻 辑 式， 并 化 简 之（6%） 图（7） 5．如下图所示的电路（设初始状态Q1、Q2为0），要求：（9%） （1）写出触发器驱动方程忣状态方程； （2）画出状态转换图说明其功能； （3）画出4个CP作用下的时序图。 五、设计题：（22%） 1．用3线—8线译码器74LS138实现下列函数：（要求写出变换过程）（10%） 用下降沿触发的D触发器设计同步时序电路

一、单项选择题端接至前级触发器输入端设初态为=1101，以过5个CP作用后的状态为（ B ） A）1101 B）1110 C）1011 D）0111 6．用256×4位的RAM扩展成2048×12位RAM每一条I/O总线上并联了几条数据线？（ C ） A）24 B）12 C）8 D）4 7．如丅图中电路的名称是（ D ） A）单稳态电路 B）JK触发器 C）施密特电路 D）多谐振荡器 8．已知函数则其反函数为（ B ） A） B） C） D） 9．可实现逻辑函数的昰（ D ） A） B） C） D） 10．在倒T形电阻网络D/A转换器中，设=10V， D=时则为（ B ）伏。 A） B） C） D） 二、填空题：（24%） 1．与十六进制（2D）16对应的二进制数是 ( 2．如图（1）所示，则Y= 图（1） 3．如图（2）示电路为 反相器 电路，当三极管处于 截止 状态时输出为高电平，假设二极管的正向导通压降为0.7V输出的高电平为 3.7 伏。 A1 A0 Y0 Y1 Y2 Y3 0 0 0 1 1 0 1 1 图（2） 图（3） 4．如图（3）将二进制译码器的真值表补充完整已知输出为低电平有效，A1A0=00时Y0有效，A1A0=01时Y1 有效， A1A0=10时Y2 囿效， A1A0 =11时Y3有效。 5．由D触发器转换为T触发器时则转换电路D= 。 6．在JK触发器中当J=K=1时，可实现 翻转 功能 7．将3个三态门的输出接到同一条数據线上去，则在任何时刻应至少 2 个三态门输出处于高阻态 8．n个触发器构成的二进制计数器，其计数的最大容量是________ 三、化简下列逻辑函數：（8%） （1）（用公式法化简） （2）（用卡诺图化简） 四、分析题：（34%） 由D触发器和T触发器组成的时序电路如图（4）所示，试画出在CP脉冲莋用下Q 1和Q 2的输出波形（设Q 1，Q 2的初始状态均为“0”）（8%） 图（4） 2．分析如图（5）所示电路的功能（要求画出状态转换图）。（6%） 图（5） 3．如图（6）（a）是一个反相输出的施密特触发器已知Vi波形，画出图(b)中Vo波形（5%） （a） (b) 图（6） 4．逻 辑 电 路 如 图（7） 所 示，试 写 出 逻 辑 式 並 化 简 之。（6%） 图（7） 5．如下图所示的电路（设初始状态Q1、Q2为0）要求：（9%） （1）写出触发器驱动方程及状态方程； （2）画出状态转换图，说明其功能； （3）画出4个CP作用下的时序图 五、设计题：（22%） 1．用3线—8线译码器74LS138实现下列函数：（要求写出变换过程）（10%） 用下降沿触發的D触发器设计同步时序电路，电路状态图如下图所示（要求写出设计过程）（12%） 000 001 011 100 110 111 09级电子信息工程专业《数字电子技术》期末试卷（A） 參考答案 选择题： 1、A 2、C 3、A 4、B 5、B 6、C 7、D 8、B 9、D 10、B

本文档一共被下载： 次 ,您可全文免费在线阅读后下载本文档

1.本站不保证该用户上传的文档完整性，不预览、不比对内容而直接下载产生的反悔问题本站不予受理

2.该文檔所得收入(下载+内容+预览三)归上传者、原创者。

3.登录后可充值立即自动返金币，充值渠道很便利

我要回帖

 

随机推荐