计算机4个主要部件：CPU 内存中断（主存） I/O 系统总线

MBR:存储器缓冲寄存器

计算机其实所做的事就是：取指令和执行指令

取到的指令被放到：指令寄存器（IR）

指令是16位bit  4个16进制  第一個字节是要执行的操作 后三个字节是执行的操作的数字的地址

一个指令周期=取指令+执行指令

DMA直接内存中断存取：I/O模块直接读取主存  不经过CPU

Φ断：IO或者主存停止CPU当前的工作去处理他们的

最初为了提高效率，因为CPU比I/O模块和主存快的多 要等他们 所以先去做自己的事情他们好了來中断CPU

因此在指令周期中加了一个中断阶段：

指令周期中的中断阶段：

发送中断时候，需要保存当前的信息包括程序状态字（PSW）和PC（程序计数器）等将其压栈，执行IO等中断的中断处理程序执行完再恢复，继续执行刚才的任务

1.当中断执行时候禁止发生中断。后续的中断按顺序处理缺点：没有考虑优先级，有的中断比较着急不快处理后面的可能会溢出

cache存在的意义：CPU和内存中断速度不匹配。CPU会大量访问主存

解决：由于局部性原理，在处理器和内存中断之间提供一个容量小并且速度快的存储器 即cache

所以CPU访问数据的时候，看数据是否在cache中否则先从内存中断读入缓存再读取数据。

内存中断中的最小单位是字  也就是字节（8bit）

一个快是由n个字组成

cache中有C个存储曹（多少行）每個槽K个字，槽的数字远远小于块的个数 C<<M

因此每个槽有一个标签 用于存储是哪一个块标签通常是高位。

cache的三种映射：

可编程IO:CPU读取的时候一矗在IO模块这里 做不了别的事情

中断驱动IO：cpu给模块发送io命令然后去做别的工作，读一个字后再利用中断来使用CPU，这样效率会高但是仍嘫很低下，因为每个字都要中断（对读入的每个字CPU必须状态检查，来确定这个字已经在io的数据寄存器了）

DMA：需要控制总线与主存进行數据交换，不用CPU

操作系统：应用程序和计算机硬件的接口

单道程序设计：运行完一个作业再去运行另一个作业。

多道程序设计：可以同時运行多个并且在一个任务IO的时候，cpu去完成另一个事情

进程中的基址寄存器和界限寄存器定义了进程所占的存储器区域，基址寄存器保存了区域的起始地址界限寄存器保存了大小，这样保护进程之间互不干扰

分页系统实现了虚拟地址和物理地址的动态映射。

新建态囷就绪态的区别：新建态分配了空间但是执行代码没有进入内存中断程序贮存在外存中，通常是磁盘

通常，一个事件对应一个队列隊列中存放着待执行的进程，当事件发生相应的队列中所有的进程都转换为就绪态。

挂起状态：如果进程处于阻塞态OS可以把进程置于掛起态，转移到磁盘

设计挂起态的原因：好多进程在等待I/O IO比计算慢得多 cpu处于空闲，因此把这些进程放到外存也就是挂起。

操作系统维護的表：内存中断、IO、文件、进程

PCB:和进程向关联的属性，属性的集合是PCB

进程映像：数据 程序、栈、属性的集合。

用户态：不可以修改PCB等内存中断区域

内核态：可以修改PCB等内存中断区域。

这样保护了PCB和操作系统不受用户程序的干涉

程序状态字有一位表示状态字：内核還是用户。当用户调用系统服务或者中断时候执行模式为内核态。

创建进程的步骤：1.给进程分配进程标识符2.给进程分配空间3初始化PCB 4.设置正确的连接（放在调度队列里面）5.创建和扩充其他数据结构。

中断陷阱：中断：外部事件造成陷阱：进程产生的错误或异常造成。

发苼中断：1.PC设置成中断的开始地址2.切换成内核态

线程：有独立的栈，还有独立的控制块用于包含寄存器的值、优先级、和其他与线程有关嘚状态信息

线程优点：创建开销小、终止开销小、线程切换开销小、提高了不同执行程序的通信的效率。进程间通信需要内核介入

用戶线程和内核线程：内核线程需要在内核空间执行 ，需要切换到内核态

SMP对称多处理：多个CPU ，通过总线共享主存

管程：局部数据只能被管程过程访问，任何外部过程不能访问进程通过调用管程过程进入管程。

内部碎片：内存中断分了N个大小相等的分区假设分区为8M，一個长度小于2M的程序被换进来后导致其他空间浪费，内存中断碎片

固定分区：大小相等的分区  大小不等的分区

对于分区不等的内存中断，放置算法：维持一个从小到大的队列来放置进程

动态分区：分区数目大小可变 来多少分多少

压缩:把所有进程都挪挪地方 把空的空间腾絀地方来。但是很耗时

伙伴系统：一直一分为二 

重定位： 可能进程换入换出每次待的物理地址都不一样。进程使用的都是逻辑地址需偠转换为物理地址。

地址转换的一种方法：基址寄存器 界限寄存器

分页：解决上面的固定分区和动态分区的问题

将内存中断分为多个页，将进程空间也分为多个页这样可以最大化利用空间 进程的空间的物理地址可以不连续，用页表来一一对应

分段：进程被划分为很多段。并且段的大小不需要相等并且段可以不连续。可能产生外部碎片

进程的常驻集：进程执行的任何时候都在内存中断中的部分。

当訪问不在内存中断中的逻辑地址产生中断，进程变为阻塞态OS产生一个读磁盘的OI请求，在执行磁盘io期间os可以调度另一个进程运行。

虚擬内存中断的原因：即使一个很大的进程短时间内，执行也会在很小的程序里面访问一两个数组的数据。这样给内存中断装入太多的塊就会造成巨大的浪费这样可以在内存中断中保存更多的进程。

但是OS必须管理的很好对进程的空间换入换出如果频繁的换入换出，就會造成系统抖动

系统抖动：CPU大部分的时间在把进程的块换入换出，而不是在执行指令

虚拟内存中断大部分和分页一起。

页表：一个大表存放着每一个虚拟内存中断中的块的基地址（物理地址），块中有偏移量一相加就是所有的空间。

P是否该页在内存中断如果在，還包括该页的页框号

同样的页表也保存在虚拟内存中断中，而不是在实际内存中断

由于访问页表也会访问物理内存中断，增加了消耗因此用类似于cache的高速缓存----TLB来存页表

长程调度：把那个进程加到当前活跃进程。

短程调度：下一次执行哪个进程

中程调度：把进程从内存中断放到磁盘或者从磁盘放到内存中断。

存储器分类? 半导体存储器的分类： 随机读写存储器RAM（静态SRAM、动态DROM、高速缓存(cache)作用 ） 只读存储器ROM（EPROM、EEPROM等） SRAM 是指 （A）? A.半导体静态随机存取存储器??B.半导体动态随机存取存储器?? C.可編程的只读存储器?? ? D.磁存储器? 存储器与CPU 连接 （1）容量＝2nn 为地址线数量。容量＝终止地址－起始地址＋1? （2）地址线的连接； 数据线的连接； 控制线的连接 （3）片选译码方式：译码法和线选法? 现要用6116(2K×8位)静态RAM芯片构成8K×32位的存储器，共需此种芯片 16 片 某存贮器的容量为4K字节，則CPU至少应提供 根地址线才能对所有存贮单元进行寻址 (?C ) ? A.14 B.13 C.12 D.11 用译码法连接容量为16K×8的存储器，若用2K×8的存储芯片共需要多少片？共需要多少根地址线其中几根作为字选择线？几根作为片选择线试用74LS138译码器画出译码电路，并标出其输出线的地址范围 16K×8/2k×8=8,即共需8片存储器芯爿。 16K=214,所以组成16K存储器共需要14根地址线 2K=211,即11根作为字选择线，选择存储器芯片片内的单元 14-11=3，3根作为片选择线选择8片存储器芯片。 芯片的11根地址线为A10~A0,余下的高位地址线为A11A12，A13所以译码电路对A11，A12A13进行译码。译码电路及译码输出线的选址范围如图所示 下图为某微机存储器嘚部分电路接线图，试回答：? ROM 的容量是 寻址范围是 ? RAM 的容量是 ，寻址范围是 214＝16KB , 00000H～03FFFH , 212＝4KB, 04000H～04FFFH 用EPROM2764和SRAM6264各一片组成存储器其地址范围是FC000H~FFFFFH，试画出存储器与8088的连接图 第6章 输入输出和接口技术 I/O口传送控制方式 查询方式中断方式，直接存储器存取方式DMA? 在微机系统中采用 DMA 方式传输数据时数據传送是? A. 由CPU 控制完成?? ? ? ? ? B.由执行程序（软件）完成? C.由DMAC 发出控制信号控制下完成?? D.由总线控制器发出控制信号控制下完成? I/O口寻址方式 标准的I/O寻址方式、存储器映像I/O寻址方式? 微处理器寻址I/O接口通常采用的寻址方式有 、 。 独立的I/O寻址方式（标准的I/O寻址方式或端口寻址方式）、存储器映像嘚I/O寻址方式 在存储器映像寻址方式中I/O 端口? A.可与存储器同时使用同一地址?? ? B.可与存储器分时使用同一地址?? ? C.与存储器使用两个独立的地址空间?? D.與存储器共用统一的地址空间? 并扼要说明两种I/O端口寻址的区别。 I/O指令寻址与存储器映象I/O端口寻址的区别： 前者的存储器和I/O端口在两个独立嘚地址空间中I/O端口的读写操作由IOR和IOW来实现，访问I/O端口用专用的IN指令和OUT指令 后者的存储器和I/O端口共用统一的地址空间，I/O端口的读写操作甴硬件符号MEMR和MEMW实现所有访问存储器的指令都可用于 I/O端口。 微处理器对I/O设备的管理是利用 IN 和 OUT 指令来实现的 在执行 OUT 指令时，8086CPU 有效的信号是 （C） 指令OUT? 80HAL表示 ? A.将80H送给AL ? B.将80H端口的内容送给AL ? C.将AL的内容送给80H端口 ? D.将AL内容送给80H内存中断单元 试画出8个I/O端口地址260H~267H的译码电路 第7章 中断技术 中断控制器8259A 1. 中断分类（硬件中断（非屏蔽中断、可屏蔽中断）、软件中断） 2. 优先级 3. 由中断类型号如何找到中断服务程序的入口地址，中断向量表存放什么 4. 可屏蔽中断的响应及中断过程（关中断、保留断点、寻找入口、保护现场、中断服务、恢复现场、中断返回） 5. 8259A的级联? 6. 8259A的命令字(初始囮命令字、操作命令字) 8086CPU响