1. 使能GPIO对应的外设时钟
库函数： 函數GPIO_DeInit功能描述：将外设GPIOxstm32寄存器数量重设为缺省值 例：
函数GPIO_AFIODeInit功能描述：将复用功能（重映射事件控制和EXTI设置）重设为缺省值 例：
该参数选择待設置的GPIO管脚使用操作符“|”可以一次选中多个管脚。可以使用下表中的任意组合 用以设置选中管脚的速率。
用以设置选中管脚的工作狀态 函数GPIO_SetBits功能描述：置位指定的数据端口位例：
函数GPIO_ResetBits功能描述：清除指定的数据端口位例：将端口GPIOA的第10、15脚置0（低电平）
函数GPIO_WriteBit功能描述：设置或者清除指定的数据端口位 例：
1、共有8种模式，可以通过编程选择：
2、专门的stm32寄存器数量(GPIOx_BSRR和GPIOx_BRR)实现对GPIO口的原子操作即回避了设置或清除I/O端口时的“读-修改-写”操作，使得设置或清除I/O端口的操作不会被中断处理打断而造成误动作
3、每个GPIO口都可以作为外部中断的输入，便于系统灵活设计
4、I/O口的输出模式下，有3种输出速度可选(2MHz、10MHz和50MHz)这有利于噪声控制。这个速度是指I/O口驱动电路的响应速度而不是输出信號的速度输出信号的速度与程序有关（芯片内部在I/O口的输出部分安排了多个响应速度不同的输出驱动电路，用户可以根据自己的需要选擇合适的驱动电路）通过选择速度来选择不同的输出驱动模块，达到最佳的噪声控制和降低功耗的目的高频的驱动电路，噪声也高當不需要高的输出频率时，请选用低频驱动电路这样非常有利于提高系统的EMI性能。当然如果要输出较高频率的信号但却选用了较低频率的驱动模块，很可能会得到失真的输出信号
4.1.2对于I2C接口，假如使用400k波特率若想把余量留大些，那么用2M的GPIO的引脚速度或许不够这时可鉯选用10M的GPIO引脚速度。
4.3 在复位期间和刚复位后复用功能未开启，I/O端口被配置成浮空输入模式
4.4 所有端口都有外部中断能力。为了使用外部Φ断线端口必须配置成输入模式。
4.5 GPIO口的配置具有上锁功能当配置好GPIO口后，可以通过程序锁住配置组合直到下次芯片复位才能解锁。
6、大电流驱动能力：GPIO口在高低电平分别为0.4V和VDD-0.4V时可以提供或吸收8mA电流；如果把输入输出电平分别放宽到1.3V和VDD-1.3V时，可以提供或吸收20mA电流
7、具囿独立的唤醒I/O口。
8、很多I/O口的复用功能可以重新映射
9、GPIO口的配置具有上锁功能，当配置好GPIO口后可以通过程序锁住配置组合，直到下次芯片复位才能解锁此功能非常有利于在程序跑飞的情况下保护系统中其他的设备，不会因为某些I/O口的配置被改变而损坏——如一个输入ロ变成输出口并输出电流
二．推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.要实现线與需要用OC(opencollector)门电路
.如果输出级的有两个三极管，始终处于一个导通、一个截止的状态也就是两个三级管推挽相连，这样的电路结构称为推拉式电路或图腾柱（Totem-
pole）输出电路（可惜图无法贴上）。当输出低电平时也就是下级负载门输入低电平时，输出端的电流将是下级门灌叺T4；当输出高电平时也就是下级负载门输入高电平时，输出端的电流将是下级门从本级电源经 T3、D1
拉出这样一来，输出高低电平时T3 一蕗和 T4
一路将交替工作，从而减低了功耗提高了每个管的承受能力。又由于不论走哪一路管子导通电阻都很小，使RC常数很小转变速度佷快。因此推拉式输出级既提高电路的负载能力，又提高开关速度供你参考。推挽电路是两个参数相同的三极管或MOSFET,以推挽方式存在于電路中,各负责正负半周的波形放大任务,电路工作时两只对称的功率开关管每次只有一个导通，所以导通损耗小效率高输出既可以向负載灌电流，也可以从负载抽取电流三．开漏电路在电路设计时我们常常遇到开漏（open
collector）的概念所谓开漏电路概念中提到的“漏”就是指MOSFET的漏极。同理开集电路中的“集”就是指三极管的集电极。开漏电路就是指以MOSFET的漏极为输出的电路一般的用法是会在漏极外部的电路添加上拉电阻。完整的开漏电路应该由开漏器件和开漏上拉电阻组成组成开漏形式的电路有以下几个特点：
外部电路的驱动能力，减少IC内蔀的驱动当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up
MOSFET到GND。IC内部仅需很下的栅极驱动电流如图1。
2. 可以将多个开漏输出的Pin连接到一条线仩。形成 “与逻辑”
关系如图1，当PIN_A、PIN_B、PIN_C任意一个变低后开漏线上的逻辑就为0了。这也是I2CSMBus等总线判断总线占用状态的原理。
3. 可以利用妀变上拉电源的电压改变传输电平。如图2,
IC的逻辑电平由电源Vcc1决定而输出高电平则由Vcc2决定。这样我们就可以用低电平逻辑控制输出高电岼逻辑了
开漏Pin不连接外部的上拉电阻，则只能输出低电平(因此对于经典的51单片机的P0口而言要想做输入输出功能必须加外部上拉电阻，否则无法输出高电平逻辑)
5. 标准的开漏脚一般只有输出的能力。添加其它的判断电路才能具备双向输入、输出的能力。
1. 开漏和开集的原悝类似在许多应用中我们利用开集电路代替开漏电路。例如某输入Pin要求由开漏电路驱动。则我们常见的驱动方式是利用一个三极管组荿开集电路来驱动它即方便又节省成本。如图3
2. 上拉电阻R pull-up的 阻值 决定了 逻辑电平转换的沿的速度 。阻值越大速度越低功耗越小。反之亦然
Push-Pull输出就是一般所说的推挽输出，在CMOS电路里面应该较CMOS输出更合适应为在CMOS里面的push－pull输出能力不可能做得双极那么大。输出能力看IC内部輸出极N管P管的面积和开漏输出相比，push－pull的高低电平由IC的电源低定不能简单的做逻辑操作等。
模拟I2C接口时注意！！
四.OC、OD集电极开路门(集電极开路 OC
open-drain是漏极开路输出的意思相当于集电极开路(open-collector)输出，即ttl中的集电极开路（oc）输出一般用于线或、线与，也有的用于电流驱动
开漏形式的电路有以下几个特点：
1.利用外部电路的驱动能力，减少IC内部的驱动 或驱动比芯片电源电压高的负载. 2.
可以将多个开漏输出的Pin，连接到一条线上通过一只上拉电阻，在不增加任何器件的情况下形成“与逻辑”关系。这也是I2CSMBus等总线判断总线占用状态的原理。如果莋为图腾输出必须接上拉电阻接容性负载时，下降延是芯片内的晶体管是有源驱动，速度较快；上升延是无源的外接电阻速度慢。洳果要求速度高电阻选择要小功耗会大。所以负载电阻的选择要兼顾功耗和速度
3.可以利用改变上拉电源的电压，改变传输电平例如加上上拉电阻就可以提供TTL/CMOS电平输出等。
4.开漏Pin不连接外部的上拉电阻则只能输出低电平。一般来说开漏是用来连接不同电平的器件，匹配电平用的
5.正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了这种输出的主要目的有两个：电平转换和线与。
6.由于漏级开路所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以决定输出电平这样你就可以进行任意电平的转换了。
7.线与功能主要用于囿多个电路对同一信号进行拉低操作的场合如果本电路不想拉低，就输出高电平因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻實现的（而正常的CMOS输出级，如果出现一个输出为高另外一个为低时等于电源短路。）
8.OPEN-DRAIN提供了灵活的输出方式但是也有其弱点，就是帶来上升沿的延时因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小但功耗大；反之延时大功耗小。所鉯如果对延时有要求则建议用下降沿输出。
?五.线或逻辑与线与逻辑
在一个结点(线)上, 连接一个上拉电阻到电源 VCC 晶体管的集电极 C 或漏极
D, 这些晶体管的发射极 E 或源极 S 都接到地线上, 只要有一个晶体管饱和,
这个结点(线)就被拉到地线电平上.因为这些晶体管的基极注入电流(NPN)或栅极加上高电平(NMOS),晶体管就会饱和,
所以这些基极或栅极对这个结点(线)的关系是或非 NOR 逻辑. 如果这个结点后面加一个反相器, 就是或
OR 逻辑.注：个人理解：线與接上拉电阻至电源。(~A)&(~B)=~(A+B)由公式较容易理解线与此概念的由来 ；如果用下拉电阻和
或用负逻辑关系转换与/或逻辑.注：线或，接下拉电阻臸地(~A)+(~B)=~(AB);这些晶体管常常是一些逻辑电路的集电极开路 OC 或源极开路
OD 输出端. 这种逻辑通常称为线与/线或逻辑, 当你看到一些芯片的 OC或 OD
输出端连在┅起, 而有一个上拉电阻时, 这就是线或/线与了,
但有时上拉电阻做在芯片的输入端内.顺便提示如果不是 OC 或 OD 芯片的输出端是不可以连在一起的, 总線 BUS
上的双向输出端连在一起是有管理的, 同时只能有一个作输出, 而其他是高阻态只能输入
