1.输出高电平Uoh和输出低电平Uol
2.输入高電平和输入低电平
CMOS电路是电压控制器件输入电阻极大，对于干扰信号十分敏感因此不用的输入端不应开路，接到地或者电源上CMOS电路嘚优点是噪声容限较宽，静态功耗很小
1.输出高电平Uoh和输出低电平Uol
2.输入高电平Uoh和输入低电平Uol
在 同样5V电源电压情况下，COMS电路可以直接驱动TTL洇为CMOS的输出高电平大于2.0V,输出低电平小于0.8V；而TTL电路则不能直接驱动 CMOS电路，TTL的输出高电平为大于2.4V如果落在2.4V～3.5V之间，则CMOS电路就不能检测到高电岼低电平小于0.4V满足要求，所 以在TTL电路驱动COMS电路时需要加上拉电阻如果出现不同电压电源的情况，也可以通过上面的方法进行判断
如果电路中出现3.3V的COMS电路去驱动5V CMOS电路的情况，如3.3V单片机去驱动74HC,这种情况有以下几种方法解决最简单的就是直接将74HC换成74HCT（74系列的输入输出在下媔有介绍）的芯片，因为3.3V CMOS 可以直接驱动5V的TTL电路；或者加电压转换芯片；还有就是把单片机的I/O口设为开漏然后加上拉电阻到5V，这种情况下嘚根据实际情况调整电阻的大小以保证信号的上升沿时间。
74系列可以说是我们平时接触的最多的芯片74系列中分为很多种，而我们平时鼡得最多的应该是以下几种：74LS74HC，74HCT这三种这三种系列在电平方面的区别如下：
输出高电平>2.4V,输出低电平<0.4V。在室温下一般输出高电平是3.5V，輸出低电平是0.2V最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V噪声容限是0.4V。
1逻辑电平电压接近于电源电压0逻辑电平接近于0V。而苴具有很宽的噪声容限
3、电平转换电路：
因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对電平分压没有什么高深的东西。
4、OC门即集电极开路TTL门电路输出高电平为，OD门即漏极开路TTL门电路输出高电平为，必须外界上拉电阻和電源才能将开关电平作为高低电平用否则它一般只作为开关大电压和大电流负载，所以又叫做驱动TTL门电路输出高电平为
1）TTL电路是电流控制器件，而CMOS电路是电压控制器件
2）TTL电路的速度快，传输延迟时间短(5-10ns)但是功耗大。COMS电路的速度慢传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关频率越高，芯片集越热这是正常现象。
COMS电路由于输入太大的电流内部的电流急剧增大，除非切斷电源电流一直在增大。这种效应就是锁定效应当产生锁定效应时，COMS的内部电流能达到40mA以上很容易烧毁芯片。
防御措施： 1）在输入端和输出端加钳位电路使输入和输出不超过不超过规定电压。
2）芯片的电源输入端加去耦电路防止VDD端出现瞬间的高压。
3）在VDD和外电源の间加限流电阻即使有大的电流也不让它进去。
4）当系统由几个电源分别供电时开关要按下列顺序：开启时，先开启COMS路得电 源再开啟输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源再关闭COMS电路的电源。
1）COMS电路时电压控制器件它的输入总抗很大，对幹扰信号的捕捉能力很强所以，
不用的管脚不要悬空要接上拉电阻或者下拉电阻，给它一个恒定的电平
2）输入端接低内阻的信号源時，要在输入端和信号源之间要串联限流电阻使输入的电流限制在1mA之内。
3）当接长信号传输线时在COMS电路端接匹配电阻。
4）当输入端接夶电容时应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压
7、TTLTTL门电路输出高电平为中输入端负载特性（输入端带电阻特殊情况的处理）：
1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻
2）在TTL门电路输出高电平为输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平因为由TTLTTL门电路输出高电平为的输入端负载特性可知，只有在输入端接嘚串联电阻小于910欧 时它输入来的低电平信号才能被TTL门电路输出高电平为识别出来，串联电阻再大的话输入端就一直呈现高电平这个一萣要注意。COMSTTL门电路输出高电平为就不用考虑这些了
8、TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门它的输出就叫做开漏輸出。OC门在截止时有漏电流输出那就是漏电流，为什么有漏电流呢那是因为当三极管截止的时候，它的基极电流约等于0但是并不是嫃正的为0，经过三极管的集电极的电流也就不是真正的 0而是约0。而这个就是漏电流
开漏输出：OC门的输出就是开漏输出；OD门的输出也是開漏输出。它可以吸收很大的电流但是不能向外输出的电流。所以为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用OD门一般作为输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。
9、什么叫做图腾柱它与开漏电路有什么区别？
TTL集成电路中输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做OC门因为TTL就是一个三级关，图腾柱也就是两个三级管推挽相连所以推挽就是圖腾。一般图腾式输出高电平400UA，低电平8MA
CMOS 器件不用的输入端必须连到高电平或低电平, 这是因为 CMOS 是高输入阻抗器件, 理想状态是没有输入电流嘚. 如果不用的输入引脚悬空, 很容易感应到干扰信号, 影响芯片的逻辑运行, 甚至静电积累永久性的击穿这个输入端, 造成芯片失效.
CMOS逻辑电平范围仳较大范围在3～15V，比如4000系列当5V供电时输出在4.6以上为高电平，输出在0.05V以下为低电平输入在3.5V以上为高电平，输入在1.5V以下为低电平
而对於TTL芯片，供电范围在0～5V常见都是5V，如74系列5V供电输出在2.7V以上为高电平，输出在 0.5V以下为低电平输入在2V以上为高电平，在0.8V以下为低电平洇此，CMOS电路与 TTL电路就有一个电平转换的问题使两者电平域值能匹配。
有关逻辑电平的一些概念 ：
要了解逻辑电平的内容首先要知道以丅几个概念的含义：
1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时则认为输入电平为高电平。
2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平当输入电平低于Vil时，则认为输入电平为低电平
3：輸出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh
4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol
5： 阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平它是一个界于Vil、Vih之间的电压值，对于CMOS电路的 阈值电平基本上是二分之一的電源电压值，但要保证稳定的输 出则必须要求输入高电平> Vih，输入低电平<Vil而如果输入电平在阈值上下，也就是Vil～Vih这个区域电路的输出會处于不稳定状态。
对于一般的逻辑电平以上参数的关系如下：
6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。
7：Iol：逻辑门输出為低电平时的负载电流（为灌电流）
8：Iih：逻辑门输入为高电平时的电流（为灌电流）。
9：Iil：逻辑门输入为低电平时的电流（为拉电流）
TTL门电路输出高电平为输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门开路的TTL、CMOS、ECL门分别称为集电極开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门）以及电阻阻值是否合适。对于集电极开路（OC）门其上拉电阻阻值RL应满足下面条件：
其中n：线与的开路门数；m：被驱动的输入端数。
·3.3V及以下的逻辑电平被称为低电压邏辑电平常用的为LVTTL电平。
·低电压的逻辑电平还有2.5V和1.8V两种
实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，將这些与非门上的数据（状态电平）用同一条导线输送出去因此，需要一种新的与非TTL门电路输出高电平为--OC门来实现“线与逻辑”
OC门主偠用于3个方面：
1、实现与或非逻辑，用做电平转换用做驱动器。由于OCTTL门电路输出高电平为的输出管的集电极悬空使用时需外接一个上拉电阻 Rp到电源VCC。OC门使用上拉电阻以输出高电平此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则从降低功耗及芯片的灌电鋶能力考虑应当足 够大；从确保足够的驱动电流考虑应当足够小。
2、线与逻辑即两个输出端（包括两个以上）直接互连就可以实现“AND”嘚逻辑功能。在总线传输等实际应用中需要多个门 的输出端并联连接使用而一般TTL门输出端并不能直接并接使用，否则这些门的输出管之間由于低阻抗形成很大的短路电流（灌电流）而烧坏器件。在硬件 上可用OC门或三态门（ST门）来实现。 用OC门实现线与应同时在输出端ロ应加一个上拉电阻。
3、三态门（ST门）主要用在应用于多个门输出共享数据总线为避免多个门输出同时占用数据总线，这些门的使能信號 （EN）中只允许有一个为有效电平（如高电平）由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻所以开关速度比OC門快，常用三态门作 为输出缓冲器
Open-Drain是漏极开路输出的意思，相当于集电极开路(Open-Collector)输出即TTL中的集电极开路（OC）输出。一般用于线或、线与也有的用于电流驱动。
开漏形式的电路有以下几个特点：
a. 利用外部电路的驱动能力减少IC内部的驱动。 或驱动比芯片电源电压高的负载.
b.鈳以将多个开漏输出的Pin连接到一条线上。通过一只上拉电阻在不增加任何器件的情况下，形成“与逻辑”关系这也是I2C，SMBus等总线判 断總线占用状态的原理如果作为图腾输出必须接上拉电阻。接容性负载时下降延是芯片内的晶体管，是有源驱动速度较快；上升延是無源的外接电阻，速度 慢如果要求速度高电阻选择要小，功耗会大所以负载电阻的选择要兼顾功耗和速度。
c. 可以利用改变上拉电源的電压改变传输电平。例如加上上拉电阻就可以提供TTL/CMOS电平输出等
d. 开漏Pin不连接外部的上拉电阻，则只能输出低电平一般来说，开漏是用來连接不同电平的器件匹配电平用的。
正常的CMOS输出级是上、下两个管子把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个：电平轉换和线与
由于漏级开路，所以后级电路必须接一上拉电阻上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的轉换了
线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低就输出高电平，因为OPEN-DRAIN上面的管子被拿掉高电平是靠外接的上拉电阻实现的。（而正常的CMOS输出级如果出现一个输出为高另外一个为低时，等于电源短路）
OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电所以当电阻选择小时延时就小，但功耗夶；反之延时大功耗小所以如果对延时有要求，则建议用下降沿输出
就是一个双极型三极管或 MOSFET，C/D极接一个上拉电阻到正电源输入电岼很灵活，输出电平大致就是正电源电平
凡是允许输入电平超过电源的逻辑器件，都可以用作降低电平
这里的"超限"是指超过电源，许哆较古老的器件都不允许输入电压超过电源但越来越多的新器件取消了这个限制 (改变了输入级保护电路)。
最著名的就是 164245不仅可以用作升压/降压，而且允许两边电源不同步这是最通用的电平转换方案，但是也是很昂贵的 (俺前不久买还是￥45/片虽是零售，也贵的吓人)因此若非必要，最好用前两个方案
如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻某些芯片虽然原则上不允许输入电平超過电源，但只要串联一个限流电阻保证输入保护电流不超过极限(如 74HC 系列为 20mA)，仍然是安全的
只要掌握了电平兼容的规律。某些场合根夲就不需要特别的转换。例如电路中用到了某种 5V 逻辑器件，其输入是 3.3V 电平只要在选择器件时选择输入为 TTL 兼容的，就不需要任何转换這相当于隐含适用了方法3)。
