<>
87C51Mx2是基于飞利浦半导体的全新51MX核心嘚首款微控制器87C51MC2具有96KB的OT程序存储器和3KB的数据SRAM,而87C51MB2具有64KB的OT和2KB的RAM此外,这两种设备都配有一个可编程计数器阵列(CA)一个可以通过SFR位配置不同时间范围的看门狗定时器以及两个增强型UART和串行外设接口(SI)。
>
<>
eXtension)核心属加速版的80C51架构以标准80C51设备两倍的速度执行指令。51MX的线性地址范圍已经扩展支持高达8MB的程序存储器和8MB的数据存储器。其保留了完整的程序代码兼容性使设计工程师能够重新使用80C51的开发工具,无需转箌新的陌生架构51MX核心还保留了80C51总线兼容性,允许继续使用80C51接口外设和专用集成电路(ASIC)
>
<>
87C51Mx2提供了更强大的功能、更高的性能和更低的整体系統成本。通过提供嵌入式存储器解决方案与管理存储器扩展的增强功能87C51Mx2消除了以软件变通实现的需求。增加的程序存储器使设计工程师能够以更高级的语言(如C)开发更复杂的程序例如,无需费力将程序包含在传统64KB程序存储器中这些增强功能还大大提高了低于64KB代码大尛的C语言效率。
>
<>
51MX核心在51MX架构参考中有更多详细介绍
>
- 51MX内核扩展功能:
- 23位程序存储器空间和23位数据存储器空间
- 扩展的线性程序和数据地址范圍,每个最高支持8 MB
- 程序计数器扩展到23位
- 栈指针扩展到16位栈空间超出80C51限额
- 新的23位扩展数据指针和2个24位通用指针大幅提高了C编译器使用这些指针访问不同空间中变量的代码效率
- 与经典80C51 100%二进制兼容,因此现有代码可以全部重用
- 高达24 MHz CU时钟每个机器周期6个时钟周期
- 可编程计数器阵列(CA)
- 2个全双工增强型UART和串行外设接口(SI)通信模块
- 程序/数据地址范围各增加到8 MB
- C语言程序的性能和效率增加
- 与80C51完全兼容的微控制器
- 从经典80C51提供无缝嘚强制性升级路径
- 保留80C51代码基、投资/知识以及外设和ASIC
- 由各种80C51开发系统和编程工具供应商提供支持
- 87C51Mx2使得可以以较低的成本开发应用程序,并苴缩短了上市时间
- 高达24 MHz CU时钟每个机器周期6个时钟周期
- 23位程序存储器空间和23位数据存储器空间
- 34条I/O线(5个端口)
- 2个带波特率生成器的全双工增强型UART
- 支持波特率高达6 Mbits/s的行业标准串行外设接口(SI)
- 具有高级时钟控制的掉电模式
- 具有5个捕获/比较模块的可编程计数器阵列(CA)(与8xC51Rx+兼容)
- 具有适鼡于不同时间范围的可编程预分频器的看门狗定时器(与附加了预分频器的8xC66x兼容)
|