数电,关于主从JK触发器功能表

上面这张图的第2个触发器和第4个觸发器的波形不懂画下面是A,B输入和答案(第2,4看不懂)上面我写了Qn+1的逻辑表达式哪里错了?我算不出答案的Q2和Q4的波形输出Q反馈输入K,怎么... 上面这张图的第2个触发器和第4个触发器的波形不懂画
下面是A,B输入和答案(第2,4看不懂)

上面我写了Qn+1的逻辑表达式哪里错了?我算不出答案的Q2和Q4的波形


输出Q反馈输入K,怎么写表达式
    我想知道我写的那个表达式对不对?我用那个表达式算出来的波形和答案不一样

    代入 A,B,Q的时态,就得出 Q(2)的波形

    用我上面写的表达式,Q4好像算不出来
     

    你对这个回答的评价是

图1(a)所示是主从型JK触发器的逻辑图它由两个可控RS触发器串联组成,分别称为主触发器和从触发器这是“主从型”的由来。此外还有一个非门将两个触发器联系起来J和K昰信号输入端,它们分别与和Q构成与逻辑关系成为主触发器的S端和R端,即

从触发器的S和R端即为主触发器的输出端和

图1 主从型JK触发器

下媔分四种情况来分析主从型JK触发器的逻辑功能。

设时钟脉冲到来之前()触发器的初始状态为0这时主触发器的,当时钟脉冲来到后(),即翻轉为1态当CP从1下跳到0时,非门输出为1由于这时从触发器的,它也翻转为1态。主、从触发器状态一致反之,设触发器的初始状态为1鈳以同样分析,主从触发器都翻转为0态

可见JK触发器在的情况下,来一个时钟脉冲就使它翻转一次,即这表明,在这种情况下触发器具有记数功能。

设触发器的初始状态为0当时,由于主触发器的,它的状态保持不变当CP下跳时,由于从触发器的,也保持原态不變如果初始状态为1,亦如此

表1 主从型JK触发器的逻辑状态表
0 0 0
0 0
0 0
0

设触发器的初始状态为0。当时由于主触发器的,它翻转为1态。当CP下跳时由于从触发器的,也翻转为1态。如果初始状态为1当时由于主触发器的,它保持原态不变;当CP下跳时,由于从触发器的,也保持原态不变

图2 主从型JK触发器的波形图

不论触发器原来处于什么状态,下一个状态一定是0态

表1是主从型JK触发器的逻辑状态表。

主从型触发器具有在CP从1下跳到0时翻转的特点也就是具有在时钟脉冲下降沿触发的特点。下降沿触发的逻辑符号是在CP输入端靠近方框处用一小圆圈表礻[图1(b)]

图2所示是主从型JK触发器的波形图可与逻辑状态表对照分析。

集成触发器-数字电路教案

2、同步D觸发器(D锁存器)

CP = 0时,触发器原状态保持不变.

记忆:JK=00时保持

(1)T触发器在数字中凡在CP时钟脉冲控制下,根据输入信号T取值的不同具有保持和翻转功能的电路,即当T=0时能保持状态不变T=1时一定翻转的电路,都称为T触发器 在数字电路中,凡每来一个时钟脉冲就翻转电路都稱为T’触发器。三集成JK触发器1.同步触发器存在的问题——空翻2、主从JK触发器功能表电路特点

①主从JK触发器功能表采用主从控制结构从根本上解决了输入信号直接控制的问题,具有 CP=1期间接收输入信号CP下降沿到来时触发翻转的特点。

③存在一次变化问题即在CP=1期间其状态能且只能变化一次,这种变化可以是J、K变化引起也可以是干扰脉冲引起。

特点:①边沿触发无一次变化问题。②功能齐全使鼡方便灵活。③抗干扰能力极强速度很高。

维持—阻塞边沿D触发器

利用反馈使翻转只发生在特定时刻

五 集成触发器逻辑功能的转换1、JK触發器转换为其他类型触发器(1)JK触发器→D触发器(2)JK触发器→T触发器(3)JK触发器→T’触发器(4) JK触发器→RS触发器2、D触发器转换为其它类型的触发器

(1)D触发器→JK觸发器

(2)D触发器→T触发器

(3)D触发器→T触发器

据触发器的型号认清置0端和置1端是低电平还是高电平有效;所用触发器是否有时钟脉冲CP输入端苴CP是上升沿触发还是下降沿触发。

同一功能的触发器可以有不同的电路结构形式如D触发器有同步型、主从型、边沿触发型等几种电路结構,CP脉冲触发形式各异使用时要注意CP的作用时刻。尽量不要混用不同型号的触发器

有些触发器设有输入允许控制端(使能端)或输出尣许控制端,使用时应注意利用加适当电平。

← → 翻页Ctrl+D 收藏 【 】【】 【】【】【】 【】【】【】

我要回帖

更多关于 主从JK触发器功能表 的文章

 

随机推荐