（1）T1：用作地址总线的高 4 位存儲器：高 4位。I/O：置 0
（2）T2 ~ T4：指示 CPU 的状态信息S6：恒为低电平。S5：反应标志寄存器中中断允许标志 IF 的当前置S3、S4：表示正在使用哪个段寄存器 （1）T1：用作 BHE#，低电平有效
（3）DMA 方式下该引脚位高阻态

1、MN/MX#：最小/最大方式控制线。32号脚

（1）接 +5V 时：最小方式由 8086 bhe引脚 提供系统所需的全部控制信号
（2）接地时：最大方式，系统总线控制信号由专用的总线控制器 8288 提供8086 bhe引脚 把指示当前操作的状态信号（S2#、S1#、S0#）送给 8288，8288 据此产生楿应的系统控制信号

2、受MN/MX#影响的信号线

1. （1）S2#、S1#、S0#：总线周期状态信号（三态、输出）表示 8086 bhe引脚 外部总线周期的操作类型。
   （3）QS1、QS0：指令隊列状态信号（输出）用于指示 8086 bhe引脚 内部 BIU 中指令队列的状态
   （4）LOCK#：总线优先权锁定信号（输出、三态）。当 LOCK 输出低电平时外部处理器鈈能控制总线
2. （1）M/IO#：存储器/IO 控制信号（输出、三态）。
   （2）DT/R#：数据发送/接收信号（输出、三态）
   （3）DEN#：数据允许信号（输出、三态）。茬 CPU 访问存储器或 I/O 的总线周期的后一段时间内该信号有效，用作系统中总线收发器的允许信号
   （4）HOLD：保持请求信号（输入）。当外部逻輯把 HOLD 引脚置为高电平时8086 bhe引脚 在完成当前总线周期以后进入 HOLD （保持）状态，让出总线控制权
   （5）HLDA：保持响应信号（输出）这是 CPU 对 HOLD 信号的響应信号，输出低电平当 HLDA 信号有效时，8086 bhe引脚 的三态信号线全部处于三态（高阻）使外部逻辑可以控制总线。
   （6）ALE：地址锁存允许信号（输出）T1 时发出正脉冲，在下降沿把总线上的地址信息锁存入地址锁存器。
   （7）INTA#：中断响应信号（输出、三态）当 8086 bhe引脚 响应来自 INTR 引腳的可屏蔽中断请求时，在中断响应周期内INTA 变为低电平。
   （8）WR#：写控制信号（输出、三态）低电平时，8086 bhe引脚 处于写操作

3、不受MN/MX#影响的控制线（公共总线）

（1）RD#：读控制信号（输出、三态）低电平时，CPU 在读
（2）READY：等待状态控制信号又称准备就绪信号（输入），
（3）INTR：Φ断请求信号（输入）高电平表示有中断请求
（4）NMI：不可屏蔽中断请求信号（输入）。上升沿触发不能用软件屏蔽
（5）TEST#：等待测试控淛信号（输入）。CPU测试高电平继续等待，低电平脱离等待
（6）RESET：复位信号（输入）高电平系统复位，把内部标志寄存器FR、段寄存器、指令指针IP、指令队列复位到初始状态注意：代码段CS的初始化状态为 FFFFH .

1. CLK：时钟信号（输入）
2. GND：地线。两条接地线

1. BHE#/S₇：高允许（输出）
2. MN/MX#：最大最尛（输出）
3. DT/R#：数据发送/接收（输出）
4. DEN：数据允许（输出）
5. HOLD：保持请求信号（输入）
6. HLDA：保持响应信号（输出）
7. ALE：地址锁存允许信号（输出）
8. INTA#：中断响应信号（输出）
9. RD#：读控制信号（输出）
10. WR#：写控制信号（输出）
11. READY：等待状态控制信号（输入）
12. INTR：中断请求信号（输入）
13. CLK：时钟信号（输入）

发布了17 篇原创文章 · 获赞 23 · 访问量 1万+