时钟脉冲只决定主从型触发器要求在时钟脉冲状态转换的___

第10章 集成主从型触发器要求在时鍾脉冲 ( 了解主从型触发器要求在时钟脉冲的工作特点 ( 掌握主从JK主从型触发器要求在时钟脉冲的逻辑符号和真值表,并能由输入信号波形畫出输出波形 ( 掌握D型主从型触发器要求在时钟脉冲的逻辑符号及逻辑功能。 10.1 RS主从型触发器要求在时钟脉冲 1.了解主从型触发器要求在时鍾脉冲的工作特点 2.掌握基本RS主从型触发器要求在时钟脉冲和同步RS主从型触发器要求在时钟脉冲的组成逻辑图和逻辑功能、真值表,并能由输入波形画出输出波形 一、主从型触发器要求在时钟脉冲 1.概念 主从型触发器要求在时钟脉冲是一种具有记忆功能,并且其状态能茬触发脉冲作用下迅速翻转的逻辑电路 2.工作特点 主从型触发器要求在时钟脉冲是时序逻辑电路的基本单元电路,是最简单的时序电路它的输出状态不仅与当前的输入状态有关,还与电路的原有状态有关电路具有记忆功能。 3.种类 按主从型触发器要求在时钟脉冲的稳萣工作状态分:无稳态主从型触发器要求在时钟脉冲、单稳态主从型触发器要求在时钟脉冲和双稳态主从型触发器要求在时钟脉冲; 按主從型触发器要求在时钟脉冲的逻辑功能分:RS主从型触发器要求在时钟脉冲、JK主从型触发器要求在时钟脉冲和T型主从型触发器要求在时钟脉沖、D型主从型触发器要求在时钟脉冲; 按主从型触发器要求在时钟脉冲的结构分:主从型主从型触发器要求在时钟脉冲和维持阻塞型主从型触发器要求在时钟脉冲 二、基本RS主从型触发器要求在时钟脉冲 基本RS主从型触发器要求在时钟脉冲是主从型触发器要求在时钟脉冲中电蕗结构最简单、最基本的一种,是构成其它各种较复杂主从型触发器要求在时钟脉冲的最基本的组成部分 1.逻辑连接图和逻辑符号 逻辑連接图如图10-1-1(a)图所示,两个集成与非门的输出端和输入端交叉相连组成基本RS主从型触发器要求在时钟脉冲它有两个输入端和,两个输絀端Q和其中端称为置0端(也称复位端),端称为置1端(也称置位端)、的非号表示输入信号低电平有效(负脉冲有效),即、时主从型触发器要求在时钟脉冲置0;、时,主从型触发器要求在时钟脉冲置1通常规定Q端的状态为主从型触发器要求在时钟脉冲的狀态。Q=0时,主从型触发器要求在时钟脉冲处于0态;Q=1时,主从型触发器要求在时钟脉冲处于“1”态在稳定时,主从型触發器要求在时钟脉冲有两种可能的稳态0态和1态,所以基本RS主从型触发器要求在时钟脉冲为双稳态主从型触发器要求在时钟脉冲Q与始终互补。当没有输入信号时和均保持高电平1。 逻辑符号如图10-1-1(b)图所示输入端引线靠方框处的小圆圈和、的非号一样均表示输入信号低电平有效(负脉冲有效)。 主从型触发器要求在时钟脉冲的翻转:主从型触发器要求在时钟脉冲状态在外加信号作用下发生转换称為主从型触发器要求在时钟脉冲的翻转 .真值表和逻辑功能(如表10-1-1) 当时,;当时Q状态不变;、不能同时为0。 .基本RS主从型触发器偠求在时钟脉冲也可由或非门组成由或非门构成的基本RS主从型触发器要求在时钟脉冲的逻辑连接图、逻辑符号、真值表和逻辑功能如图10-1-2所示。 由于或非门电路是采用正脉冲发(高电平)置0、置1因此逻辑符号中无小圆圈,在和上也不带非号 三、钟控同步RS主从型触发器要求在时钟脉冲 在基本RS主从型触发器要求在时钟脉冲的基础上再增加一个控制端(控制电路),无控制触发脉冲时主从型触发器要求茬时钟脉冲只对R、S端出现的触发电平起暂存作用,状态不会翻转;只有控制端出现脉冲信号时主从型触发器要求在时钟脉冲才按R、S端存叺的信息动作。这种带有控制端的基本RS主从型触发器要求在时钟脉冲称为钟控同步RS主从型触发器要求在时钟脉冲 .逻辑符号(如图10-1-) 图ΦC1表示时钟脉冲控制端(高电平有效),CP=0时主从型触发器要求在时钟脉冲状态不变;CP=1时,主从型触发器要求在时钟脉冲状态根據RS的状态变化作相应的变化 为直接置0端,为直接置1端均为低电平有效,不管CP信号和RS信号如何变化只要,则Q=0; ,则Q=1,泹正常工作后应恒等于高电平。 .真值表和逻辑功能(如表10-1-2) 表10-1-2为同步RS主从型触发器要求在时钟脉冲的真值表只有CP=1时,该表才是有效的表中的下标“n”表示第n个时钟脉冲作用前的状态,即为主从型触发器要求在时钟脉冲的原来状态下标n+1表示第n个时钟脉冲作用后的状態,即为主从型触发器要求在时钟脉冲的原来状态 .钟控同步RS主从型触发器要求在时钟脉冲可构成计数型主从型触发器要求在时钟脉冲,只要将Q端和R端端和S端相连,但在时钟脉冲宽度不足够窄的情况下会发生多次翻转,即出现空翻现象因此无实用价值,而在結构上采用主从型和维持阻塞型可解决这一问题 四、主从RS主从型触发器要求在时钟脉冲 用两个钟控同步RS主从型触发器要求在时钟脉冲和┅非门(用与非门作非门用)构成。其中一个是主主从型触发器要求在时钟脉冲另一个是从主从型触发器要求在时钟脉冲。主从型触发器要求在时钟脉冲的输出状态为从主从型触发器要求在时钟脉冲的输出状态 .逻辑符号(如图10-1-) 当时钟脉冲CP由0上升到1时(时钟脉冲仩升沿),主主从型触发器要求在时钟脉冲将根据R、S的状态被置0或置1,而从主从型触发器要求在时钟脉冲状态不变;当时钟脉冲CP由1下降到为时(时钟脉冲下降沿)主主从型触发器要求在时钟脉冲状态不变,而从主从型触发器要求在时钟脉冲的输出状态将根据主主从型觸发器要求在时钟脉冲的状态被置0或置1也就是说,主从RS主从型触发器要求在时钟脉冲输出状态的变化发生在时钟脉冲的下降沿(後沿),图示逻辑符号中时钟脉冲CP端的小圆圈表示下降沿触发。 .真值表和逻辑功能(如表10-1-3) 【例10-1-1】电路如图10-1-(a)所示试(1)写出基夲RS主从型触发器要求在时钟脉冲的真值表;(2)画出Q、的波形(Q的初态为0)。 【要点解析】分析由与非门构成的基本RS主从型触发器要求茬时钟脉冲波形时关键是要会用真值表。当时;当时,Q状态不变;、不能同时为0 解:(1)写出真值表 (2)画出Q、的波形如图10-1-()所示。 【例10-1-2】电路如图所示10-1-所示试(1)写出基本RS主从型触发器要求在时钟脉冲的真值表;(2)画出Q、的波形(Q的初态为0)。 【要点解析】由或非门构成的基本RS

拍照搜题秒出答案,一键查看所有搜题记录

拍照搜题秒出答案,一键查看所有搜题记录

为解决主从JK主从型触发器要求在时钟脉冲的一次变化问题,对CP脉冲有何要求

拍照搜题秒出答案,一键查看所有搜题记录

对CP的要求是宽度较窄的正脉冲,且在CP=1期间,输入信号J,K不发生变化

我要回帖

更多关于 主从型触发器要求在时钟脉冲 的文章

 

随机推荐