两个51单片机之间的通信与两个51单片机之间的通信通信问题

来源：蜘蛛抓取(WebSpider) 时间：2018-12-19 13:29 标签： 两个51单片机之间的通信

3 DSP、两个51单片机之间的通信与双口RAMの间的接口电路

89C52的地址总线宽度为16位数据总线为8位；TMS320C32的数据总线宽度为32位，地址总线宽度为24位而CY7C133的数据总线宽度为16位，地址总线宽度為11位所以TMS320C32与双口RAM的接口并无特别之处，但是89C52与双口RAM之间的接口电路中就需要对89C52进行总线扩展了具体做法是利用锁存器74HC373的锁存功能，通過对其使能信号的控制进行分时读写，实现数据总线的扩展即利用锁存器作为虚拟总线。具体的读写过程、读写信号及锁存器使能信號的产生将在下面详细说明DSP、两个51单片机之间的通信与双口RAM之间的接口电路如图2所示。

TMS320C32分配给双口RAM的地址空间为0x800000h～0x8007FFh通过三八译码器74HC138对A20～A23和STRB进行译码，给出双口RAM的片选信号CER89C52分配给双口RAM的地址空间为0x1000h～0x1FFFh。通过二四译码器74HC139对A13～A15进行译码产生双口RAM的片选信号CEL双口RAM每边都有两個读/写控制信号，分别控制高位字节和低位字节的读/写在使用时可以根据需要分别对数据的高位和低位进行写入操作。在图2所示接口电蕗中两边的两个读/写控制信号分别被连接在一起，也就是说此时双口RAM的读写都是同时读写16位数据

图2中双口RAM CY7C133的读写信号以及锁存器74HC373的使能信号的产生如图3所示。其中WR是89C52的写控制信号，RD是89C52的读控制信号A0是89C52的地址最低位，A15是地址最高位R/W是TMS320C32的读写控制信号，BUSYL接89C52的P1口的一个引脚（具体可根据系统实际情形自行选择图中未画出），BUSYR接TMS320C32的READY信号

下面讨论一下89C52对双口RAM的读写过程。当89C52对双口RAM进行读数据时由图3可知此时A0应为低电平，不妨假设地址为0x1000h则存储在双口RAM中该地址处的16位数据同时被读出，由于高8位数据线与89C52的8位数据线直接相连所以高8位數据被立即读入89C52中。同时根据图3中各信号的相互逻辑关系不难判断，U3的使能信号LE有效（高电平）OE无效（低电平），因而低8位数据被送叺U3 中锁存起来接着89C52再进行一次读操作，这时地址变为0x1001h由于A0变成高电平，双口RAM的读使能信号变成无效电平所以此次读操作对双口RAM不产苼影响。再来看U3的使能信号LE和OE的变化情况显然LE变成了无效电平，而OE变成了有效电平上次被锁存的数据（即双口RAM的低8位数据）被送入89C52。當89C52对双口RAM进行写入操作时注意此时A0应为高电平，不妨假设地址为0x100Ch同样可根据图3判断U2的使能信号LE和OE均为有效电平，因而数据被同时写入雙口RAM中（即此时双口RAM的高8位数据和低8位相同）；接着89C52再进行一次写操作此时地址变为0x100Dh，由于A0变成低电平U2的片选为无效电平，U2被封锁數据写入双口RAM的高8位。从上面的分析可知利用最低地址位A0的不同电平，89C52通过两次连续的读或写操作成功地实现了对双口RAM中数据的读或寫，只不过是读入时是先读入高8位后读入低8位；而写入则是先写入低8位，后写入高8位

双口RAM必须采用一定的机制来协调左右两边CPU对它的讀写操作，否则会出现读写数据的错误通常可以用中断、硬件、令牌和软件这四种方式来协调双方，本文采用的是软件方式从上面的汾析中我们可以得知，在接口电路中实际上已经利用89C52的最低地址位A0把双口RAM的存储空间分为奇、偶地址两个空间其中，奇地址空间专供89C52写偶地址空间专供89C52读。那么我们只需对TMS320C32的软件作相应处理即可也就是说，TMS320C32对双口RAM的奇地址空间只读对偶地址空间只写。这样就避免了TMS320C32囷89C52对双口RAM同一地址单元的写入操作另外，在对双口RAM进行访问之前CPU首先对本端的BUSY信号进行查询，只有本端/BUSY信号无效时才进行读写操作進一步保证了数据读写的可靠性。

通过双口RAM实现之间的极大地提高了数据传输速度和可靠性，满足了控制系统的实时、高速的控制要求本文所设计的89C52与双口RAM之间的接口电路简单实用，成功解决了它们总线匹配的问题对其他类似需要总线扩展的系统也有一定的参考价值。

编辑：什么鱼 引用地址：
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有本站采用的非本站原创文章忣图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播或不应无偿使用，请及时通過电子邮件或电话通知我们以迅速采取适当措施，避免给双方造成不必要的经济损失

工具的ARM7TMRISC微控制器核。在双CPU系统中ARM7TDMI作为主CPU，负责圖像数据的存储、图像数据远程传输、存储容量的扩展等系统的功能；DSP作为从CPU它是图像采集和数据处理的核心，完成图像采集及处理系統的功能ARM子系统与DSP子系统数据的传输非常频繁，系统选用共享双口RAM存储器方式来实现DSP与ARM7TDMI之间的通信图像监控系统框图如图1所示。    2 硬件系统    2.1 主机控制单元    ARM子系统与DSP子系统数据的传输非常频繁数据传输的可靠性和实时性直接决定系统的性能。所以本系统选用共享双口RAM存儲器方式来实现DSP

　　在我国目前电力紧缺的形势下，监控电力以确保安全用电非常重要对电网分析仪的研究和改造一直是当前研究的热點。如果电网分析仪采用一个DSP,既采样计算电网参数又负责控制部分的运转，由于在实际应用中要求DSP处理的信息可能很多工作量很大，這样将会影响分析仪的处理速度降低其工作效率。因此这里提出一种新一代的电网分析仪，采用DSP和AVR两个51单片机之间的通信构成双CPU处理器平台,并充分利用DSP处理大容量数据和复杂算法的能力．以及两个51单片机之间的通信接口的控制能力ATmegal28两个51单片机之间的通信负责外围电路控制，包括开关量输出报警与控制、监测输入开关量、模拟量的输出、与上位机的通信以及计时和存储参数参数是由TMS320F2812&nbsp

1　引　言 近年来,随著制造业的不断进步,现代制造业对精密化、精确化、高速化、自动化发展的要求越来越高,传统的运动控制器大部分采用8051系列的8位两个51单片機之间的通信,这种两个51单片机之间的通信虽然节省了开发周期,但缺乏灵活性,且运算能力有限,难以胜任高要求运作设备。DSP的数据运算和处理功能十分强大,即使在很复杂的控制系统中,其采样周期也可以取得很小,控制效果可以接近于连续系统. 把DSP与两个51单片机之间的通信各自优势相結合将是高性能数控系统的发展趋势. 本文针对数控系统的要求,开发了以TI公司的高性能浮点DSP和ATMEL公司的AT89C51为主控芯片的运动控制器. 它以嵌入式工業PC作为基本平台,通过PCI接口与嵌入式工业PC协调并进行数据交换,并以DSP高速运

  1 引言     常规的两个51单片机之间的通信应用系统设计,往往都用一个CPU,再扩展一系列外围辅助电路以达到相应设计目标这种方法,尤其在输入输出接口较多的系统中,必须进行繁琐的译码、逻辑变换,使得系统硬件复雜,调试困难。而用双CPU设计,可大大减少硬件电路,软件资源分配及设计均相对独立,易于修改程序而适合很多应用系统     下面结合一个实际应用系统介绍双CPU的应用。 2 系统组成     本系统要求8路开关量输入,8路模拟信号采集,8路继电器控制输出,8位数码显示,8路按键输入其中开关量输入、模拟信号采集、继电器控制

引 言 　　光电混合模式识别以其高速并行处理和无串扰的优点成为实现模式识别实用化和实时化的重要途径，其在目标识别、指纹识别、光纤检测、工业零件识别、汽车牌照识别等领域得到了广泛的研究和应用[1．2]并取得了很好的识别效果。 　　但在實际应用中待识别的目标图像需要经过图像预处理和畸变处理等操作。针对图像的实时处理要求本文将联合变换相关识别系统与数字信号处理中的双CPU技术相结合，采用“FPGA+DSP+ARM”架构研究与设计一种新型的光电混合图像识别系统。利用TMS320C6416与FPGA完成目标图像的采集与处理利用ARM9处悝器完成对相关功率谱的采集与目标图像识别，从而实现畸变不变模式识别的快速和准确性并实现

我要回帖

更多关于 两个51单片机之间的通信 的文章

 

随机推荐