问题已关闭
代为完成的个人任务
提问需要满足：其他人可能遇到相似问题，或问题的解决方法对其他人有所助益。如果通过其他方式解决遇到困难，欢迎提问并说明你的求知过程。
利用6116SRAM芯片构成一个6 KB的存储器，写出其地址范围、选择地址译码电路画出所设计的存储器的电路图？
1、利用6116SRAM芯片构成一个6 KB的存储器，并写出其地址范围、选择地址译码电路、设计并画出所设计的存储器的电路图。2、利用2114SRAM即1K X
4b芯片，要构成8K X 16b主存，应该用多少片2114？画出扩展、连接图。 相关知识点1、6116SRAM芯片是2K X
8b的存储器芯片，其外部引线如教材P225图6-11所示，包括11根地址信号线（A0-A10）,8根数据信号线（D0-D7），读写控制信号R/#W，输出允许信号#OE，以及片选信号#CS。2、译码电路：将输入的二进制（地址）编码变换为一个特定的输出信号，即：将输入的高位地址信号（A11-A19）通过变换，产生一个有效的输出信号，该信号选中某一个存储器芯片，使该存储器芯片进入工作状态。3、位扩展：如果所选用的存储芯片每单元的位数小于存储器编址单元的位数，则需要进行位扩展。 4、位扩展：即存储容量的扩展。 适用于每单元的位数够（一般为1B），但单元数不够。
为了扩展单元数，需要将若干芯片连接在一起，共同组成满足容量要求的存储器您所在的位置： &
例题解析（1）
例题解析（1）
清华大学出版社
《新编计算机组成原理习题与解析》第4章主存储器，本章介绍主存储器的特点和分类，主存储器的基本结构、工作原理和性能指标，SRAM和DRAM的工作原理，ROM的类型，主存储器的连接与控制，双口RAM和多体交叉存储器的特点和工作原理。本节为例题解析。
4.2.2& 例题解析（1）
1. 单项选择题
【例4-2-1】4个16K&8位的存储芯片，可以设计容量为&&&&& 的存储器。
A. 32K&16位B. 16K&16位&C. 32K&8位&D. 8K&16位
解：4个16K&8位的存储芯片构成的存储器容量=4&16K&8位=512K位或64KB。只有选项A的容量为64KB。本题答案为A。
本题中并非只要容量为64KB就是正确的，还要考虑设计的合理性，如512K&1位的存储器容量为64KB，但不能由4个16K&8位的存储芯片设计出来。
【例4-2-2】16片2K&4位的存储器可以设计存储容量为&&&&& 的16位存储器。
A. 16K&B. 32KC. 8KD. 2K
解：设存储容量为M，则(M&16位)/(2K&4位)=16，所以M=8K。本题答案为C。
【例4-2-3】设CPU地址总线有24根，数据总线有32根，用512K&8位的RAM芯片构成该机的主存储器，则该机主存最多需要&&&&& 片这样的存储芯片。
A. 256&B. 512C. 64D. 128
解：主存储器的总容量=224&32位，所需存储芯片数=(224&32位)/(512K&8位)=128。本题答案为D。
【例4-2-4】用存储容量为16K&1位的存储器芯片来组成一个64K&8位的存储器，则在字方向和位方向上分别扩展了&&&&& 倍。
A. 4和2&B. 8和4C. 2和4D. 4和8
解：字方向扩展的倍数=64K/16K=4，位方向扩展的倍数=8位/1位=8。本题答案为D。
【例4-2-5】一个存储器，其地址为14位，每个存储单元长度为8位，若用1K&4位SRAM芯片来组成该存储器，则需要&&&&& 片芯片，选择芯片时需要&&&&& 位地址。
A. 16、10B. 32、14&C. 16、14&D. 32、10
解：该存储器容量为214&8位=16K&8，所需芯片片数=(16K&8)/(1K&4)=32。1KB芯片的片内地址为10位，16KB容量的存储器共需要14位地址。本题答案为B。
【例4-2-6】地址线为A15～A0（低），若用16K&1存储芯片构成64KB存储器，则应由地址码&&&&& 译码产生片选信号。
A. A14，A13&B. A15，A14，A13C. A15&D. A15，A14
解：用16K&1芯片构成64KB的存储器，需要的芯片数量为：(64K&8)/(16K&1)=32，每8片一组分成4组，每组按位扩展方式组成一个16K&8位的模块，4个模块按字扩展方式构成64KB的存储器。存储器的容量为64K=216，需要16位地址，选用A15～A0为地址线，每个模块的容量为16K=214需要14位地址，选用A13～A0为每个模块提供地址，A15、A14通过2/4译码器对4个模块进行片选。本题答案为D。
【例4-2-7】存储器的片选信号用来& ①& ，当片选信号 为高电位时，该芯片& ②& ，当 为低电位时，该芯片& ③& 。
解：本题答案为：① 扩充容量 ② 停止工作 ③ 允许存取。
【例4-2-8】存储器字扩展方式可扩展& ①& ，位扩展方式可扩展& ②& 。位扩展时，各片数据线连接方法是& ③& 。
解：本题答案为：① 存储容量 ② 字长 ③ 单独引出，连接数据总线。
【例4-2-9】某存储器采用字扩展方式，为了正确地访问，需要配备& ①& 电路，其作用是& ②& 。
解：本题答案为：① 译码器 ② 片选。
【例4-2-10】某计算机系统的主存采用32位字节地址空间和64位数据线访问存储器，若使用64M位的DRAM芯片组成该机所允许的最大主存空间，并采用内存条的形式。若每个内存条为64M&32位，共需& ①& 内存条；每个内存条内共有& ②& 片DRAM芯片；主存共需& ③& DRAM芯片。
解：主存最大空间为232=4GB，每个内存条的容量为64&4=256MB，所以主存需要的内存条数量为4GB/256MB=16条。每个芯片的容量为8MB，所以内存条需要的芯片数量为256MB/8MB=32片。整个主存需要的内存芯片数量是16&32=512片。本题答案为：① 16 ② 32 ③ 512。
【例4-2-11】要组成一个64K&8位的存储器，选用16K&8位、16K&4位和8K&4位三种不同规格的芯片，需要的芯片数量分别是& ①& 、& ②& 和& ③& 。
解：(64K&8)/(16K&8)=4，(64K&8)/(16K&4)=8，(64K&8)/(8K&4)=16。本题答案为：① 4 ② 8 ③ 16。
【例4-2-12】使用1M&4位的DRAM存储芯片，构成一个16M&32位的主存储器，则需要& ①& 个DRAM存储芯片，整个存储器地址码位数是& ②& ，作为片选译码的地址码位数是& ③& 。
解：需要的DRAM存储芯片数=(16M&32)/(1M&4)=128片。采用字和位同时扩展，位扩展为32位/4位=8，即用8个DRAM芯片存储一个字，字扩展为16=24个，整个存储器地址空间为16M=224，所以存储器地址码位数为24位，其中片选信号位数=3。本题答案为：① 128 ② 24 ③ 3。
【例4-2-13】判断以下叙述是否正确。
（1）扩展主存储器容量的方法只能采用字扩展。
（2）用4K&1位的RAM构成16K&8位存储器，需要4片RAM。
（3）用4K&1位的RAM构成4K&8位存储器，采用8片RAM通过字扩展来设计。
（4）用2K&8位的RAM构成16K&32位存储器，CPU访问该存储器的地址是17位。
解：（1）错误。采用位扩展、字扩展或位字同时扩展来扩展主存储器容量。【责任编辑： TEL：（010）】&&&&&&
关于&&的更多文章
HTML 语言是当今网页设计的主流表现语言，CSS 是当今网页设计的
本书描述了黑客用默默无闻的行动为数字世界照亮了一条道路的故事。
Web 2.0技术对传统界面设计的创新和变革，直接影响着
每天，Google都要测试和发布数百万个源文件、亿万行的
DSL（领域专用语言）的要旨在于沟通。精心设计的DSL
本书作者结合自己多年实践经验，从Oracle开发应用中遇到的问题着手，全面系统地介绍Oracle的安装与卸载、数据字典、安全管理以及
51CTO旗下网站用16k*8位的SRAM芯片构成64 k*16位的存储器,要求画出该存储器的组成逻辑框图?_作业帮
拍照搜题，秒出答案
用16k*8位的SRAM芯片构成64 k*16位的存储器,要求画出该存储器的组成逻辑框图?
用16k*8位的SRAM芯片构成64 k*16位的存储器,要求画出该存储器的组成逻辑框图?
八片SRAM 分两列 每列4片串联,每行2片并联 接实现,办公室 画图不方便 呵微机原理与接口技术答案92-第4页
上亿文档资料，等你来发现
微机原理与接口技术答案92-4
第五章（p237~238）；答案略（见教材p208）；3、DRAM的CAS和RAS输入的用途是什么？；答：为了提高DRAM的集成度，减少引脚的数目，D；答：CACHE即高速缓冲存储器，通常由SRAM组；答：需要16×8＝128片RAM芯片，其中每8片；8、现有一存储器芯片的容量为512×4位，若要用；答：需要的芯片的数目为16片，每两片为一组，共有；②片内寻
第五章（p237~238）答案略（见教材p208）3、DRAM的CAS和RAS输入的用途是什么？答：为了提高DRAM的集成度，减少引脚的数目，DRAM的地址线分成行地址和列地址两部分，在对存储器进行访问时，先由行地址选通信号RAS把行地址送入行地址锁存器，再由列地址选通信号CAS把列地址送入列地址锁存器，并由读写信号控制数据的读出或写入。 4、什么CACHE？作用是什么？处于微处理机中的什么位置？答：CACHE即高速缓冲存储器，通常由SRAM组成。其作用是：将经常访问的代码和数据保存到由SRAM组成的高速缓冲存储器中，把不经常访问的数据保存到由DRAM组成的主存中，这样使存储器系统的价格降低，同时又降低了接近零等待的性能，大大的提高了系统的性能。CACHE位于CPU和主存储器之间。 7、用1024×1位的RAM芯片组成16K×8位的存储器，需要多少芯片？在地址线中有多少位参与片内寻址？多少位合成片选信号？（设地址总线为16位）答：需要16×8＝128片RAM芯片，其中每8片为一组，总共有16组；地址线中有10位参与片内寻址；由于有16组芯片，余下的6根地址线中至少需要4根合成片选信号，来选中其中的一组芯片。8、现有一存储器芯片的容量为512×4位，若要用它组成4KB的存储器，需要多少这样的芯片？每块芯片需要多少寻址线？整个存储系统最少需要多少寻址线？答：需要的芯片的数目为16片，每两片为一组，共有8组；每块芯片需要9根寻址线；由于共有8组芯片，至少需要3根地址线合成片选信号用来选择8组芯片中的一组；整个存储器系统至少需要9＋3＝12根地址线。 9、利用1024×8位的RAM芯片组成4K×8位的存储器系统，用A15~A12地址线用线性选择法产生片选信号，存储器地址的分配有什么问题？写出各芯片的地址分配。 答：①需要的芯片的数目：4片②片内寻址需要的地址线的数目：由于每片RAM芯片内部有1024个存储单元，所以需要10根地址线用于选中其中某一个存储单元，占用地址总线的低10位（A9~A0） ③片间寻址需要的地址线的数目：由于需要4片存储器芯片，所以至少需要2根地址线进行译码用于选择4片芯片中的一片，这样占用地址总线的A11和A10。余下的地址总线用线性选择法产生片选信号，这样A15~A12的电平的不同组合就产生了不同的地址空间，使得存储器芯片的地址空间产生重叠。如果A15~A12的电平组合为：A15=1，其余的均为0，则4片存储器芯片的地址范围分别为：
A15 A14 A13 A12 A11 A10 A9…A01#：1
0 … 0 =8000H
1 … 1 =83FFH 2#：1
0 … 0 =8400H1
1 … 1 =87FFH 3#：1
0 … 0 =8800H
1 … 1 =8BFFH 4#：1
0 … 0 =8C00H1
1 … 1 =8FFFH10、当从存储器偶地址单元读一个字节数据时，写出存储器的控制信号和它们的有效电平11、当要将一个字写入到存储器奇地址开始的单元中，列出存储器的控制信号和他们的有效电平（8086工作在最小模式）。答案如下表所示： 分两次写入： 第一次： 第二次： 12、设计一个64K×8的存储器系统，采用74LS138和EPROM 2764器件，使其寻址空间范围为：40000H~4FFFFH。 解题步骤如下：①存储器芯片数目的确定：由于每片2764芯片为8K×8位，要组成64K×8的存储器系统，需要8片2764芯片，编号为1#~8#；②片内寻址地址线的选择：由于每片2764芯片为8K×8位，即有8K(213＝8K)个存储单元，所以需要13根地址线（A12~A0）分别接到芯片的13个地址引脚，来选通片内某个存储单元；③片间寻址地址线的分配：A15、A14和A13分别连接到74LS138的C、B、A端，74LS138的8个输出分别接到8片2764的CS端；④余下的地址线的连接：A19~A16和M/IO信号通过逻辑电路接到74LS138的三个控制端G1、G2A和G2B，具体的逻辑电路的设计与题目给定的寻址空间范围有关，如果题目没有给定寻址空间范围，逻辑电路由读者自行设计； ⑤根据寻址空间范围设计控制端的逻辑电路：把最低地址40000H表示成二进制形式为：00 ，可知20位地址总线高4位（A19~A16）的电平组合为A19=0，A18=1，A17=0，A16=0，加上M/IO＝1，由此可以设计出74LS138的三个控制端G1、G2A和G2B的逻辑电路。M/IO信号可以同G1端直接相连；A18反向后与A19通过二输入负逻辑与非门（即或门）接到G2A端，A17和A16通过二输入负逻辑与非门（或门）连接到G2B端。⑥其他控制信号的连接：数据总线D7~D0直接与存储器芯片的8根数据引脚相连接；RD信号直接芯片的允许输出引脚相连。 具体的电路图略。13、用8K×8的EPROM 2764，8K×8的RAM 8构成一个16K字ROM，16K字RAM的存储器子系统。8086工作在最小模式，系统带有地址锁存器8282，数据收发器8286。画出存储器系统与CPU的连接图，写出各芯片的地址分配。 解题步骤如下：①存储器芯片数目的确定：需要EPROM芯片4片，每两片组成一组（两片存储器芯片构成一个字存储器，一片为奇地址存储体，另一片为偶地址存储体），共有2组，编号为1#和2#；需要RAM芯片4片，每两片组成一组（两片存储器芯片构成一个字存储器，一片为奇地址存储器，另一片为偶地址存储器），共有2组，编号为3#和4#。②片内寻址地址线的选择：由于每片2764芯片和6364芯片均为8K×8位，即有8K(213＝8K)个存储单元，所以需要13根地址线（A13~A1）分别接到芯片的13个地址引脚，来选通片内某个存储单元。注意：A0不参与片内寻址，用来作为奇偶存储体的选择信号。A0与BHE信号相配合来读/写每一组中的奇偶存储体。③片间寻址地址线的分配：A16、A15和A14分别连接到74LS138的C、B、A端，74LS138的8个输出中的4个输出端分别选择4组（包括2组EPROM芯片和2组RAM芯片）存储器芯片中的一组。④74LS138的三个控制端G1、G2A和G2B的连接：地址信号A19、A18、A17和M/IO通过逻辑电路与三个控制端相连。可以由读者自行设计。如果选择A19=1，A18=0，A17=0，M/IO信号可以同G1端直接相连；A19反向后接到G2A端，A18和A17通过二输入负逻辑与非门（或门）连接到G2B端。⑤二次译码：由于每一组存储器由两片存储器芯片组成，一片为奇地址存储体，另一片为偶地址存储体，这两个存储体的选择需要A0和BHE信号。因此，74LS138的每个输出（Y0~Y3）还需要同这两个信号进行二次译码产生两个信号分别连到该组存储器的两个存储器芯片的CS端。例如：对于第1组存储器，Y0与A0通过二输入或门连到1#的偶地址存储器芯片的CS端；Y0与BHE通过二输入或门连到1#的奇地址存储器芯片的CS端。其他三组的二次译码电路以此类推。 ⑥各组芯片的地址范围： 1#：80000H~83FFFH 2#：84000H~87FFFH 3#：88000H~8BFFFH 4#：8C000H~8FFFFH每组的两个存储器芯片分别占用其中的奇地址和偶地址。14、上题中若从74LS138的Y2开始选择ROM和RAM芯片，写出各块芯片的地址分配。 解答：若从74LS138的Y2开始选择ROM和RAM芯片，那么片间寻址A16、A15和A141#：88000H~8BFFFH
2#：8C000H~8FFFFH 3#：90000H~93FFFH 4#：94000H~97FFFH第六章（p262） 7、某微机系统中，有8块I/O接口芯片，每个芯片占有8个端口地址，若起始地址为9000H，8块芯片的地址连续分布，用74LS138作译码器，画出译码电路，并说明每块芯片的端口地址范围。 解答：①片内寻址地址线的分配：由于每个芯片占有8个端口地址，则需要3个地址线用于片内寻址以访问片内8个端口，这样占用地址总线的最低3位，即A2、A1和A0。 ②片间寻址地址线的分配：由于总共有8块I/O接口芯片，则需要8根地址线，并接到74LS138的3个输入端C、B和A，74LS138的8个输出端Y0~Y7分别接8个I/O接口芯片的CS端，以寻址8块芯片中的一块，这样占用地址总线的A5、A4和A3位。③74LS138的控制端的连接：根据起始地址9000H可知，剩下的地址线A15~A6的组合为A15=1，其余的地址线的电平信号为低电平，加上M/IO=0，据此可以求出74LS138的3个控制端的连线逻辑。 ④各个芯片的地址范围： 1# H 2# FH 3# H4# FH，同理可写出剩下的4块芯片的地址范围。第七章（p302～303） 1～4题略5、中断服务子程序中中断指令STI放在不同位置会产生什么不同的结果？中断嵌套时STI指令应如何设置？解答：在进入中断服务程序时，中断允许标志位IF被清0，以屏蔽其他外部中断，在中断服务程序中可以用STI指令重新开中断，即IF=1。①STI指令放在中断服务程序开头和中间的某个位置，可以允许中断嵌套，CPU能响应更高级别的中断请求；②STI指令放在中断服务程序结束之前，几乎没什么作用，因为当前的中断服务快要结束了，中断结束后，自动恢复标志位IF，使IF=1，CPU又可以响应中断了。如果允许中断嵌套，则在中断服务子程序的开头用STI指令开中断。 6、中断结束命令EOI放在程序的不同位置会产生什么不同的结果？解答：EOI命令能够使中断控制器的ISR（中断服务寄存器）的相应位清0，允许同级别或级别较低的中断请求。在中断服务子程序中，EOI指令可以放在①中断服务程序的开头和中间的某个位置，则在中断处理中提前发出了EOI命令，则清除了正在执行的中断服务，ISR置“1”位被清0，允许响应同级别或低级的中断申请，但是这样会出现重复嵌套，使优先级高的中断不能及时得到服务；②放在中断服务程序返回指令IRET之前，这样当前中断结束之后，同级别或低级的中断申请同样可以得到响应，也不会出现重复嵌套，优先级高的中断也能够得到及时服务。建议在中断返回指令IRET指令前面使用EOI命令。 7、中断向量表的功能是什么？解答：CPU响应中断后，必须由中断源提供地址信息，引导程序进入中断服务子程序，这些中断服务程序的入口地址存放在中断向量表中。内存中开辟了一个区域，存放中断向量表，也称中断矢量表。8、假定中断类型号15的中断处理程序的首地址为ROUT15，编写程序建立一个中断向量。 参考代码如下： MOV AX,0 MOV ES,AX MOV DI,15*4
；中断类型号乘4得到该类型中断的中断服务程序入口地址存入中断向量表的位置MOV AX,OFFSET ROUT15
；中断服务程序的偏移地址?AX CLD STOSW
；偏移地址送[60,61]单元 MOV AX,SEG ROUT15 ；中断服务程序的段地址?AX STOSW
；段地址送[62,63]单元 STI
；开中断 9、略包含各类专业文献、各类资格考试、生活休闲娱乐、高等教育、微机原理与接口技术答案92等内容。　
　《微机原理与接口技术》习题参考答案习题 2 1. 为何说 8086CPU 是 16 位 CPU? 答:16 位指的是 8086CPU 的字长,而字长一般来说和运算器、寄存器、总线宽度... 　微机原理与接口技术课后答案 微机原理与接口技术课后答案第一章作业习题课 2.微处理器,微型计算机,微型计算机系统有什么联系与区别? 微处理器,微型计算机,微型计算机... 　微机原理与接口技术课后习题答案(朱红)_工学_高等教育_教育专区。第一章习题答案一、选择题 1.十进制数 66 转换成二进制数为___。 A.
B. ... 　微机原理与接口技术试题库(含答案)汇总_工学_高等教育_教育专区。一、问答题 1、下列字符表示成相应的 ASCII 码是多少? (1)换行 0AH (2)字母“Q” (3)空格... 　微机原理与接口技术习题答案_工学_高等教育_教育专区。微机原理与接口技术答案,科学出版社,何小海严华主编第3章
指令系统与寻址方式习题 3. 3 8086 系统... 　微机原理与接口技术 答案目录第 1 章 习题答案 ...2 第 2 章 习题答案 ...... 　微机原理与接口技术课后答案_电子/电路_工程科技_专业资料。微机原理与接口技术第一章作业习题课 2.微处理器,微型计算机,微型计算机系统有什么联系与区别? ? 微处理... 　微机原理与接口技术李珍... 4页 1下载券微机原理与接...选择题(各小题只有一个正确答案) (1)执行下列三条指令后: MOV SP,1000H ... 　接口电路的功能是完成主机与 外部设备之间的信息交换;I/O 设备是用户与微机进行...参考答案: 相同点:都是基于程序局部性原理进行替换。 不同点主要体现在以下 4...您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
2015年最新电大计算机组成原理期末考试试题及答案小抄.doc18页
本文档一共被下载：
次 ,您可免费全文在线阅读后下载本文档
文档加载中...广告还剩秒
需要金币：70 &&
你可能关注的文档：
··········
··········
电大计算机组成原理期末考试试题及答案小抄
1、完整的计算机系统应包括______。
A. 运算器、存储器控制器
B. 外部设备和主机
C. 主机和实用程序
D. 配套的硬件设备和软件系统
计算机系统中的存储器系统是指______。
A. RAM存储器
B. ROM存储器
C. 主存储器
D. 主存储器和外存储器冯?诺依曼机工作方式的基本特点是______。
A. 多指令流单数据流
B. 按地址访问并顺序执行指令
C. 堆栈操作
D. 存储器按内部选择地址
101001 BCD
6、在下列数中最大的数为______。B
7、在机器中，______的零的表示形式是唯一的。B
D. 原码和反码
9、针对8位二进制数，下列说法中正确的是______。B
A. C127的补码为
B. C127的反码等于0的移码B
C. +1的移码等于C127的反码
D. 0的补码等于C1的反码
9、一个8位二进制整数采用补码表示，且由3个“1”和5个“0”组成，则最小值为______。B
10、计算机系统中采用补码运算的目的是为了______。C
A. 与手工运算方式保持一致
B. 提高运算速度
C. 简化计算机的设计
D. 提高运算的精度
11、若某数x的真值为C0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是______码。B
12、长度相同但格式不同的2种浮点数，假定前者阶段长、尾数短，后者阶段短、尾数长，其他规定均相同,则它们可表示的数的范围和精度为______。B
A. 两者可表示的数的范围和精度相同
B. 前者可表示的数的范围大但精度低
C. 后者可表示的数的范围大且
正在加载中，请稍后...