扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
第二章_Intel系列微处理器(六页版)_.pdf
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口单选题: (每题1分)1. 8088微处理器指令队列长度为＿＿＿.._IT教育论坛
&>&&>&&>&&>&80X86微处理器课后练习
80X86微处理器课后练习
单选题: (每题1分)1. 8088微处理器指令队列长度为＿＿＿个字节。A 2B 4C 6D 8
2. 8086微处理器指令队列长度为＿＿＿个字节。A 2B 4C 6D 8
3. 8088微处理器数据总线为＿＿＿位。A 4B 8C 12D 16
4. 8086微处理器数据总线为＿＿＿位。A 8B 16C 24D 32
5. 在微处理器中，共有＿＿＿个16位寄存器。A 12B 13C 14D 15
6. 在微处理器中，标志寄存器共有＿＿＿＿位状态标志和控制标志。A 8B 9C 12D 14
7. 微处理器在进行字符串操作时，若方向标志DF=1，每执行一条串字节操作指令，都要对源／目操作数地址进行一次调整，其规则为＿＿＿。A 加1递增B 减1递减C 不变D 加2递增
8. 在取指令时，会自动选择哪个段寄存器的段基值，加上由IP提供的偏移量形成物理地址？A SSB DSC ESD CS
9. 当涉及堆栈操作时，会自动选择哪个段寄存器的段基值，加上由SP提供的偏移量形成物理地址？A SSB DSC ESD CS
10. 当涉及一个操作数（存储器操作数）时，会自动选择哪个段寄存器的值为段基值（若以BP为基地址坝,则SS为段基值），加上16位偏移量形成物理地址？这16位偏移量可以来自：
*指令中提供的直接地址——16位的位移量；
*某一个16位地址寄存器的值；
*指令中的位移量加上16位地址寄存器之值。A SSB DSC ESD CS
11. 8086 CPU若在最小工作方式，下列控制信号在读总线周期怎样组合才能从存储器中读出信息？A WR=1，M/IO=1，RD=1，DT/R=1B WR=1，M/IO=1，RD=1，DT/R=0C WR=1，M/IO=1，RD=0，DT/R=1D WR=1，M/IO=1，RD=0，DT/R=0
12. 8086 CPU若在最小工作方式，下列控制信号在读总线周期怎样组合才能从I/O接口中读取信息？A WR=l，M/IO=0，RD=l，DT/R=1B WR=1，M/IO=0，RD=1，DT/R=0C WR=1，M/IO=0，RD=0，DT/R=1D WR=1，M/IO=0，RD=0，DT/R=0
13. 8088 CPU若在最小工作方式，下列控制信号在写总线周期怎样组合才能把数据写人存储单元？A WR=1，IO／M=1，RD=lB WR=0，IO／M=1，RD=lC WR=0，IO／M=1，RD=0D WR=0，IO／M=0，RD=1
14. 8088 CPU若在最小工作方式，下列控制信号在写总线周期怎样组合才能把数据输出？A WR=1，IO／M=1，RD=1B WR=0，IO／M=1，RD=lC WR=0，IO／M=1，RD=0D WR=0，IO／M=0，RD=1
15. 当RESET信号进人高电平状态后（即初始化状态），将使微处理器的哪个寄存器置成FFFFH？A CSB ESC SSD IP
CPU是在总线周期的哪个状态用地址锁存允许信号ALE来解决地址／数据线和地址／状态线的分时复用的？A T1B T2C T3D T4
17. 中断响应周期（即INTA周期）由＿＿＿个时钟周期（即T状态）组成。A 1B 2C 3D 4
CPU响应一个可屏蔽中断要有＿＿＿个中断周期（即要有几个信号）。A 1B 2C 3D 4
CPU的地址线有20根，即 A19～A0，它的寻址最大可达。A 128KBB 256KBC 512KBD 1024KB
20. IM字节的存储器空间，最少需要多少根地址线？A 17根地址线，A16～A0B 18根地址线，A17～A0C 19根地址线，A18～A0D 20根地址线，A19～A0
CPU的输入输出指令的最大直接寻址能力为＿＿＿个端口地址。A 32B 64C 128D 256
CPU的输入输出指令的最大间接寻址能力为＿＿＿个端口地址。A 16KB 32KC 64KD 128K
23. CPU对于I/O操作，安排了16位地址，A15～A0，在进行I/O操作时，对于最高的4位地址A19～A16，应该是＿＿＿。A 全“0”，即0000B 全“1”，即1111C 0101D 1010
CPU是用哪个控制信号来解决地址/数据、地址/状态线的分时复用的？A DENB DT／RC ALED INTA
25. 80386微处理器地址总线是＿＿＿位。A 16B 24C 32D 48
26. 80386微处理器数据总线是＿＿＿位。A 8B 16C 24D 32
27. 80386微处理器内部寄存器的结构和操作是______位。A 8B 16C 24D 32
28. 80386微处理器能直接寻址的物理地址空间是________。A 1GBB 2GBC 4GBD 8GB
29. 80386微处理器有 6个段寄存器（CS,SS,DS,ES,FS和GS），段寄存器中的内容在保护方式下称“选择子”，与80286的选择子一样。它们的长度为_____ 位。A 16B 24C 32D 40
30. 83386微处理器的标志寄存器FLAGS也是一个32位寄存器，其中定义了_____位。A 9B 12C 14D 17
31. Pentium/Pentium Pro/Pentium II的外部数据总线（处理器外的总线）的条数为A 32B 36C 48D 64
32. 在Pentium处理器的超标量结构中，指令流水线的个数和流水线的级数分别为_____。A 1和5B 2和5C 2和8D 3和5
33. PentiumⅢ微处理器为配合SSE指令集，增加了_____个新的_____位单精度寄存器。A 8，64B 16，64C 4，128D 8，128
34. 在“高能奔腾”（Pentium
Pro）处理器的超标量结构中，指令流水线的条数和执行完一条指令所需的指令步分别为_____。A 2和8B 2和14C 3和8D 3和14
35. 若某处理器具有64GB的寻址能力测该处理器具有_____条地址线。A 36B 64C 20D 24
CPU的基本总线周期可分为_____个时钟周期。A 1B 2C 3D 4
填空题:1. (本题2分）微处理器设计成两个独立的功能部件，它们分别为＿＿＿和＿＿＿。
2. (本题3分）总线接口部件（Bus Interface Unit，BIU）主要由＿＿＿、＿＿＿、＿＿＿、总线控制逻辑和指令队列等组成。
3. (本题2分）执行部件（Execution Unit，EU）主要由＿＿＿、＿＿＿、运算器（ALU）和EU控制系统等组成。
4. (本题2分）在具有地址变换机构的计算机（如 等）中有两种存储器地址，一种是允许在程序中编排的地址，称＿＿＿；另一种是信息在存储器中实际存放的地址，称＿＿＿。
5. (本题2分）若
CPU的工作方式引脚 MN／MX；接十5V电源，则 CPU工作于＿＿＿；若 MN／MX接地，则
CPU工作在＿＿＿。
6. (本题1分） CPU在对存储器或I/O设备进行读写时，如果被读写的存储器或I/O设备速度较慢，在标准总线周期内无法完成读写任务，它们就会发出请求延长总线周期的信号给CPU的READY引脚，CPU就会在总线周期Ts（或Tw）的上升沿测试READY引脚信号，如果要求延长总线周期，CPU就会通过在＿＿＿插入Tw状态以延长总线周期，完成正确的读写任务。
7. (本题3分）8086CPU在对存储器和I/O设备进行读写时，最小工作方式下的控制信号 M／IO，RD，WR而豆等是由＿＿＿产生的，最大工作方式下的控制信号IOR，IOW，MEMR，MEMW等是由＿＿＿根据CPU的状态信号＿＿＿而产生的。
8. (本题1分） CPU在对存储器或I/O设备进行读写时，在最小工作方式的读写控制信号RD，WR和在最大工作方式的读写控制信号IOR，IOW，MEMR，MEMW都是在总线周期的＿＿＿的时间内变为有效。
9. (本题4分）8086 CPU的高位数据允许BHE豆信号和A0信号通常用来解决存储器和外设端口的读写操作。一般总线高位数据允许BHE信号接高8位D15～D8数据收发器的允许端，而A0信号接低8位D7～D0数据收发器的允许端。当＿＿＿可读写全字D15～D0；当＿＿＿时，高8位数据D15～D8在奇地址存储体进行读写；当＿＿＿时，低8位数据D7～D0在偶地址存储体进行读写；当＿＿＿时，不传送数据。
10. (本题3分） CPU和其他计算机一样，响应可屏蔽中断的三个必要条件是＿＿＿、＿＿＿和＿＿＿。 11. (本题2分） CPU在中断响应过程中，都向中断控制器8259发出两个中断响应INTA信号，第一个INTA信号用作＿＿＿；第二个INTA信号从＿＿＿到CUP，用作中断向量
12. (本题1分）中断响应信号INTA在中断周期的＿＿＿时间变为有效。
13. (本题3分）在以 为CPU的计算机系统中，当其他的总线主设备要求使用总线时，向 CPU发出一个＿＿＿信号，CPU就在当前＿＿＿结束，输出＿＿＿信号，同时， CPU让出总线控制权给另一个总线主设备来控制总线。14. (本题4分） CPU在最大工作<
好啊 谢谢了
快考试了 ,看看答案
不过还是要谢谢楼主,,
题目不错,,
对我有帮助,,
哇.....好多哦,,
看的头晕了 ,,
楼主下次分段发我的头就不会晕了.....
答案: １～５　ＢＣＢＢＣ６～１０　ＢＢＤＡＢ１１～１５　ＤＤＤＢＡ１６～２０　ＡＤＢＤＤ２１～２５　ＤＣＡＣＣ２６～３０　ＤＤＣＡＣ３１～３５　ＤＢＤＤＡ３６　Ｄ
填空１.执行部件|总线接口部件２.段寄存器|指令指针|地址形成逻辑３.通用寄存器|标志寄存器４.逻辑地址|物理地址５.最小工作方式|最大工作方式６.T3状态结束后,T4状态形成前７.8086CPU|8288总线控制器|S0，S1，S2８.T2到T4９.BHE=0，A0=0|BHE=0，A0=1|BHE=l，A0=O|BHE=1，A0=1１０.有中断请求INTR=1|IF=1|一条指令做完１１.对中断请求设备的响应|中断控制器8259读取中断类型码１２.T2到T4１３.总线请求（保持）HOLD|总线周期|总线响应（保持响应）HLDA１４.双向控制|总线请求RQ信号（低电平有效）|总线响应GT信号（低电平有效）|RQ１５.高于１６.24１７.实方式（实地址方式）|保护方式（保护虚地址方式）１８.实地址方式|保护方式|虚拟8086方式（又称V86方式）１９.32 |16 |24２０.80386 DX |32 | 80386
DX２１.低功耗、|节能型的２２.节能型386２３.数学协处理器FPU | 数据
|地址２４.80486DX |80486DX２５.采用SIMD指令| 拥有积和运算功能 |拥有饱和运算功能２６.内存连续数据流优先处理|SIMD（单指令多数据）浮点运算 |新的多媒体２７.4
57大题１.时钟脉冲的重复周期称为时钟周期，即时钟脉冲频率的倒数。时钟周期是CPU的时间基准，例如，8086 CPU的主频为5MHz，则时钟周期 T＝1/5MHz=200ns。２.CPU与外部交换信息总是通过总线来进行的。CPU的每一个这种信息输入、输出过程所需要的时间称为总线周期。每当CPU要从存储器或输入、输出端口读写一个字节或字（指机器字）时，就需要1个总线周期。8086 CPU的总线周期至少由4个时钟周期组成，分别以T1，T2，T3和T4表示。T又称为状态。３.执行一条指令所需要的时间称为指令周期，它由一个或若干个总线周期组成。8086CPU不同指令的指令周期是不等长的。４. CPU的等待周期是指：当对被选中的存储器或外设无法在一个总线周期的三个时钟周期内完成数据读写时，就由其发出一个请求延长总线周期的信号到CPU的READY引脚。当CPU收到该请求后，就在T3和T4之间插入一个或几个时钟周期，这就是等待周期，用Tw表示。５.一个计算机系统为了解决主存容量不够大的问题，采用大容量的辅助存储器，把程序和数据先放在辅存中，当程序要执行、数据要用时，可以把程序和数据的一部分调入主存由CPU处理，然后将执行和处理过的程序和数据调口辅存，再调入下面即将执行和处理的程序和数据……这样直到程序执行完毕。这种调进、调出由计算机系统的硬件和软件（操作系统）统一管理，自动进行时，就把主存和辅存统一看成一个存储器，这个存储器被称为虚拟存储器。它有辅存的容量。又有接近主存的速度。它的地址被称为虚拟地址或逻辑地址。６.物理地址即主存的实际地址，也称实地址，就是微处理器芯片的地址引脚上出现的地址。例如，8O88／8086 CPU的物理地址就是经 CPU内部地址形成电路（把段地址左移4位和有效地址EA相加）处理后出现在地址线上的地址。其有20根地址线，它的物理地址空间就是2**20，即可寻址1MB的主存储器。７.
图 2.2.l 段选择子格式
RPL：请求特权级，共2位，构成了选择子的特权（00，01，10，11），其中00为最高。
T1：描述子表指示器。T1=0，表示选择全局性描述子表GDT；T1=1，表示选择局部性描述子表LDT。索引：15～3，共13位，形成描述子所在地址的索引，具体指示描述子在全局性描述子表GDT或局部性描述子表LDT中的偏移量(实际应将索引值乘以8，因为每个描述子占8个字节)。８.段描述子描述了一个存储段的起始地址、段的界限值和访问权限。在80286中，为了能在保护方式下寻址，使用了多个描述子。不同的段具有不同的描述子。80286的控制转移和任务切换也要用到描述子。因此，80286每个任务都有多个不同的段描述子，具体有代码段、数据段和堆栈段等。此外，还有关于特殊系统数据段和控制转移操作的系统控制描述子等。
无论是哪种描述子，每个描述子都有8个字节。段描述子格式示于图2.2.2中。段描述子包括：
段界限：共16位，占最低2个字节，定义了该段中最后一个偏移地址。
段基地址：即紧接着的3个字节，规定了该段24位段基地址。
访问权限：规定了此段的特性和属性。最后2个字节保留为386以上微处理器使用。
访问权限（8位）
段基地址（高8位）
段基地址（低16位）
段界限（16位）
段描述子格式９.虚拟8086方式是指一个多任务的环境，即模拟多个 8086作方式。在这种模式下80386被模拟成多个8086微处理器并行工作。该方式允许80386将内存划分成若干部分，每一个部分由操作系统分配给不同的应用程序。而应用程序、数据以及内存管理程序等部分则存放在所分配的内存中。因此，操作系统可根据时间上的平均分配或优先权，分给每个应用程序执行时间，所以虚拟8086方式是既有保护功能，又能执行8086代码的工作方式。１０.Pentium的基本存储周期在非流水线方式下为两个时钟周期T1和T2。T1为发送状态 （发送地址和数据），T2为执行状态（读写数据）。在突发（猝发）方式下少于两个时钟周期，用于多个64位数据的传递。由于多个数据的连续地址关系，仅需要1个时钟发送地址（其他地址已知），其他为读写数据，有几个64位的数据就需要几个时钟，如读写4个64位数据，需要1个时钟发送地址和4个时钟进行读写操作，共5个时钟周期，这就是所谓的突发（猝发）方式。１１.超标量是指微处理器内含有多个指令单元，多条指令执行流水线，从而使微处理器的运算速度成倍提高。１２.1997年，Intel公司正式推出了P55C微处理器芯片，其英文全称为Pentium With MMX或 Pentium MMX，中文叫“多能奔腾”。MMX是“Multi Media Extension”的缩写，意为“多媒体扩展”。这是为提高PC机处理多媒体和通信的能力而推出的新一代处理器，是对32位Intel体系结构指令系统的扩展，这种扩展是通过在Pentium微处理器中增加4种新的数据类型、8个64位寄存器和57条新指令来实现的。１３.SEC是“Single Edge Contact”的缩写，称单边接触的插盒，是奔腾Ⅱ（Pentium Ⅱ）微处理器所采用的新的封装技术。SEC插盒技术是先将芯片固定在基板上，然后用塑料和金属将其完全封装起来，形成一个SEC插盒封装的处理器。１４.SSE是“Streaming SIMD Extensions”的缩写，意为“数据流单指令多数据扩展”指令集，原先称为“MMX2指令集”（第二代多媒体扩展指令集）。Pentium Ⅲ芯片中的70条SSE指令可分为3类，它们是：
（1）存储连续数据流优先处理指令8条；
（2）SIME（单指令多数据）浮点运算指令50条；
（3）新的多媒体指令12条。
这些指令能增强音频、视频和3D图形图像处理能力。１５.乱序执行是指不完全按程序规定的指令顺序依次执行。乱序执行是高能奔腾(Pentium Pro）的一个极具生命力的特点。１６.推测执行是指遇到转移指令时，不等结果出来，便先推测可能往哪里转移便提前执行。由于推测不一定全对，因而带有一定的风险。推测执行又称“风险执行”。简答题１７.BIU负责 CPU与存储器、I／O端口传送数据。BIU根据一定的规则计算形成存储器的20位物理地址和I/O操作的端口地址；负责从存储器指定区域取出指令送到指令队列中排队；CPU执行指令时，BIU要配合执行部件从指定的内存单元或外设端口取出数据，并将数据传送给执行部件，或者把执行部件的操作结果传送到指定的存储单元或外设端口中。１８.EU部件负责指令的执行。EU从BIU的指令队列中获得指令，然后分析执行指令，完成指令所规定的操作。若它在执行指令的过程中需从外部取得操作数,那么EU会自动算出偏移地址并通过 BIU的内部暂存器传递给BIU，以便BIU能求出操作数所在的物理地址。EU还对通用寄存器、标志寄存器和指令操作数进行管理。１９.一般传统计算机（如 8080标准的 8位机）程序的执行过程是：取第一条指令并执行，然后取第二条指令并执行，再取第三条指令并执行…以这种串行循环方式执行程序。通过分析可知，在执行指令时，总线空闲着；在取指令时，执行部件空闲着，故浪费了不少等待时间。而微处理器由于执行部件EU和接口部件BIU这
我要看答案~~~~
我要看答案~~~~
本帖标题：
本帖地址：
注意：本论坛的任何言论仅代表发言者个人的观点，与希赛网立场无关。请对您的言论负责，遵守中华人民共和国有关法律、法规。如果您的帖子违反希赛网论坛规则，将立即删除。
&&&&&&&&&&&&
希赛网 版权所有 & &&&&增值电信业务经营许可证湘B2-[信息与通信]第2章16位和32位微处理器&#x2d;1位和32位微处理器 第2章 16位和 位微..
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
[信息与通信]第2章16位和32位微处理器-1
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口